SU410566A1 - - Google Patents

Info

Publication number
SU410566A1
SU410566A1 SU1735147A SU1735147A SU410566A1 SU 410566 A1 SU410566 A1 SU 410566A1 SU 1735147 A SU1735147 A SU 1735147A SU 1735147 A SU1735147 A SU 1735147A SU 410566 A1 SU410566 A1 SU 410566A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signals
unit
priority
information
channel
Prior art date
Application number
SU1735147A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1735147A priority Critical patent/SU410566A1/ru
Application granted granted Critical
Publication of SU410566A1 publication Critical patent/SU410566A1/ru

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

1one

Известно устройство дл  селекции асинхронных сигналов, содержандее в каждом канале блок предварительного выделени  информации , выход которого соединен с блоком фазировани , подключенным к анализатору приоритета и адаптивному коммутатору анализаторов приоритета, а также генератор импульсов и выходной блок.A device for selecting asynchronous signals is known, which contains in each channel a pre-selection unit, the output of which is connected to a phasing unit connected to a priority analyzer and an adaptive switch of priority analyzers, as well as a pulse generator and an output unit.

Цель изобретени  - сокращение потерь информации .The purpose of the invention is to reduce the loss of information.

Предлагаемое устройство отличаетс  тем, что генератор импульсов подключен через делитель частоты ко входу выходного блока, выполненного дл  каждого канала в виде блока пам ти, один выход которого подключен к соответствующему входу адаптивного коммутатора опросных блоков, св занных со входом блока пам ти, а другой - к блоку сборки.The proposed device is characterized in that a pulse generator is connected via a frequency divider to an input of an output unit made for each channel as a memory unit, one output of which is connected to the corresponding input of an adaptive switch interrogation unit connected to the input of the memory unit and the other to the assembly unit.

Па чертеже приведена структурна  схема предлагаемого устройства.Pa drawing shows a block diagram of the proposed device.

Первый из трех одинаковых каналов включает блок предварительного выделени  информации 1, блок фазировани  2, анализатор приоритета 3. Два других канала 4 и 5 обозначены штриховой линией. Каждый канал объедин ет на своих входах k линий св зи. Работой устройства управл ют генератор импульсов 6 и адаптивный коммутатор 7 анализаторов приоритета.The first of three identical channels includes a pre-selection unit 1, a phasing unit 2, a priority analyzer 3. The other two channels 4 and 5 are indicated by a dashed line. Each channel connects k communications lines at its inputs. The operation of the device is controlled by a pulse generator 6 and an adaptive priority analyzer switch 7.

Выходы блоков предварительного выделени  информации 1 подключены к выходному блоку 8, содержащему блоки пам ти 9 дл  каждого капала с опросным блоком 10, адаптивный коммутатор 11 опросных блоков и блок сборки 12.The outputs of the preallocation units 1 are connected to the output unit 8, which contains the memory blocks 9 for each drop with the interrogation unit 10, the adaptive switch 11 of interrogation units and the assembly unit 12.

В исходном состо нии, когда сигналы на входы а - б не поступают, на выходах блоков 1 предварительного выделени  информации сигналов нет. Блоки пам ти 9 очищены. Анализаторы приоритета выдел ют сигналы управлени  работой соответствующих блоков. Однако динамичного воздействи  на работу устройства эти сигналы не оказывают, и на его выходе сигналы отсутствуют.In the initial state, when signals to the inputs a - b are not received, there are no signals at the outputs of the pre-selection units 1. Memory blocks 9 are cleared. Priority analyzers extract control signals for the operation of the respective blocks. However, these signals do not have a dynamic effect on the operation of the device, and there are no signals at its output.

При работе устройства на его входы поступают сигналы взаимно несинхронизированных линий св зи. В блоках предварительного выделени  информации 1 всех каналов происходит выборка каналов, информаци  которых представл ет дл  потребител  наибольший интерес (выборочна  информаци ). Сигналы выбранных каналов поступают на выходы блока 1, которые подключены на входы блоков пам ти 9. Сигналы, свидетельствующие о том, что такие каналы выделены, поступают в блок фазировани  2 и фиксируютс  там.When the device is working, its inputs receive signals of mutually unsynchronized communication lines. In the preallocation units of information 1 of all channels, the channels are sampled, the information of which is of the greatest interest to the consumer (selective information). The signals of the selected channels are fed to the outputs of block 1, which are connected to the inputs of memory blocks 9. Signals indicating that such channels are allocated go to the phasing unit 2 and are fixed there.

Импульсы генератора импульсов 6 фазируют в блоке 2 сигналы одновременно из разных кана.юв. Фазированные сигналы воздействуют на анализаторы приоритета 3. В это же врем  адаптивный коммутатор 7 анализаторов приоритета вырабатывает сигналы, разрешающие приоритетный опрос трактов. В результате воздействи  сигналов блока фазировани  2 и адаптивного коммутатора 7 на выходе одного из анализаторов приоритета 3 выдел етс  последовательность импульсов. Эти импульсы опрашивают выходы блока 1 и стирают информацию в блоках 2. Информаци  из блока 1 в соответствии с приоритетом переноситс  последовательно, от канала к каналу, в блоки пам ти 9. Фазирование сигналов и перенос информации из блоков 1 и блоки пам ти 9 происход т в минимально короткое врем  без выделени  времени на обработку информации. Это дает возможность увеличить число обслуживаемых линий св зи и снизить потери информации. В блоках пам ти информаци  в виде кода хранитс  до тех пор, пока будет использована дл  дальнейшей обработки. Внесенные в блоки пам ти коды одновременно всех каналов воздействуют на программу работы адаптивного коммутатора 11, где в соответствии с приоритетом канала формируютс  импульсы синхронизации опросных блоков 10. Под воздействием этих импульсов опрашиваетс  сначала блок пам ти первого канала, затем блок нам ти четвертого канала, п того канала и т. д. Каналы с более высоким приоритетом обслуживаютс  в первую очередь. Период импульсов синхронизации опросных блоков, задаваемый генератором имиульсов 6 через делитель частоты 13, определ етс  временем , необходимым дл  обработки информации в устройствах, которые могут быть нодключены к выходам предлагаемого устройства . Коды из блоков пам ти параллельно через поразр дные сборки блока сборки 12 поступают на выход устройства. В общем случае при селекции каналов асинхронных линий св зи потери информации за счет коммутации отсутствуют, если выполн етс  неравенство Л + « где N - максимальное количество выборочно выдел емых каналов от всех линий св зи; п - число повторных опросов каналов за врем  TI опроса каждого канала; Т2 - период следовани  импульсов с выхода делител  частоты. Предмет изобретени  Устройство дл  селекции асинхронных сигналов , содержащее в каждом канале блок предварительного выделени  информации, выход которого соединен с блоком фазировани , подключенным к анализатору приоритета и адаптивному коммутатору анализаторов приоритета , а также генератор импульсов и выходной блок, отличающеес  тем, что, с целью сокращени  потерь информации, генератор импульсов подключен через делитель частоты ко входу выходного блока, выполненного дл  каждого канала в виде блока пам ти , один выход которого подключен к соответствующему входу адаптивного коммутатора опросных блоков, св занных со входом блока пам ти, а другой - к блоку сборки,The pulses of the pulse generator 6 phase out in block 2 the signals simultaneously from different channels. Phased signals act on the priority analyzers 3. At the same time, the adaptive switch 7 of the priority analyzers generates signals that enable priority path polling. As a result of the signals of the phasing unit 2 and the adaptive switch 7, a sequence of pulses is extracted at the output of one of the priority analyzers 3. These pulses interrogate the outputs of block 1 and erase information in blocks 2. Information from block 1 is transferred sequentially, from channel to channel, to memory blocks 9. Phasing signals and transfer of information from blocks 1 and memory blocks 9 occurs in the shortest possible time without allocating time for information processing. This makes it possible to increase the number of service lines and reduce information loss. In memory blocks, information in the form of a code is stored until it is used for further processing. The codes entered into the memory blocks simultaneously affect all the channels of the program of the adaptive switch 11, where, in accordance with the channel priority, synchronization pulses of the interrogation blocks 10 are formed. Under the influence of these pulses, the first channel memory block, then the fourth channel block, that channel, etc. The higher priority channels are served first. The period of synchronization pulses of interrogation blocks, specified by the emulsion generator 6 through frequency divider 13, is determined by the time required for processing information in devices that can be connected to the outputs of the proposed device. Codes from the memory blocks in parallel through the bit-sized assemblies of the assembly unit 12 arrive at the output of the device. In the general case, when selecting channels of asynchronous communication lines, there is no loss of information due to switching, if the inequality holds: where N is the maximum number of selectively dedicated channels from all communication lines; n is the number of repeated polls of the channels during the TI polling time of each channel; T2 - the period of the pulse following the output of the frequency divider. Object of the Invention A device for selecting asynchronous signals, containing in each channel a pre-selection unit, the output of which is connected to a phasing unit connected to a priority analyzer and an adaptive switch of priority analyzers, as well as a pulse generator and an output unit, loss of information, the pulse generator is connected through a frequency divider to the input of the output block, made for each channel as a memory block, one output of which is li ne to the corresponding input of the adaptive polling switch units associated with the input of the memory, and the other - to the block assembly,

SU1735147A 1972-01-05 1972-01-05 SU410566A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1735147A SU410566A1 (en) 1972-01-05 1972-01-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1735147A SU410566A1 (en) 1972-01-05 1972-01-05

Publications (1)

Publication Number Publication Date
SU410566A1 true SU410566A1 (en) 1974-01-05

Family

ID=20499316

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1735147A SU410566A1 (en) 1972-01-05 1972-01-05

Country Status (1)

Country Link
SU (1) SU410566A1 (en)

Similar Documents

Publication Publication Date Title
US2949503A (en) Pulse modulation system framing circuit
SU410566A1 (en)
US3922494A (en) Data signal switching apparatus
US2603714A (en) Percentage time division multiplex for pulse code modulation
US3341660A (en) Time division multiplex pulse code modulation communication systems
US2527649A (en) Synchronization of pulse transmission systems
US2957945A (en) Timing circuit
US3934078A (en) Key generating system
GB1573758A (en) Symmetrical time division matrix
US2520953A (en) Time division demultiplexer for teletype signals
US2919308A (en) Time division multiplex system for signals of different bandwidth
SU1424127A1 (en) Device for determining loss of credibility of discrete information
SU801289A1 (en) Cycle-wise synchronization device
SU1305630A1 (en) System for dynamic synchronization and correction of object ranks in automatic control system
US3548103A (en) Time-allocation communication system
SU362292A1 (en) DEVICE FOR THE SELECTION OF CODES-SECURITY-UNILAAHTHD'TEXHIISECHA LIBRARY
SU640443A1 (en) Arrangement for distributing frequencies in radio station network
SU1270783A2 (en) Information reception device
SU1078657A2 (en) Start-stop synchronizer of slave station calls
SU646453A1 (en) Group clock synchronization apparatus
SU1273873A1 (en) Multichannel time interval-to-digital converter
SU538500A1 (en) Device for receiving sync code in systems of secondary synchronous time multiplexing of group channels
SU436452A1 (en) SELECTOR ASYNCHRONIC SIGNALS
SU809142A1 (en) Device for synchronisation of data exchange between communication processor and communication channels mmunicat
SU780230A1 (en) Device for automatic selection of radio channels