SU410550A1 - - Google Patents

Info

Publication number
SU410550A1
SU410550A1 SU1763542A SU1763542A SU410550A1 SU 410550 A1 SU410550 A1 SU 410550A1 SU 1763542 A SU1763542 A SU 1763542A SU 1763542 A SU1763542 A SU 1763542A SU 410550 A1 SU410550 A1 SU 410550A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
code
output
trigger
circuit
Prior art date
Application number
SU1763542A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1763542A priority Critical patent/SU410550A1/ru
Application granted granted Critical
Publication of SU410550A1 publication Critical patent/SU410550A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к радиотехнике.
Устройство может быть использовано дл  определени  среднеквадратического отклонени  и математического ожидани  р да измерений .
Известен преобразователь среднеквадратического отклонени  в код, содержащий запоминающее устройство, генератор опорной частоты , делители частоты, счетчики, двоичный делитель, схему вычитани  кодов, триггер.
Такое устройство имеет сложную схему, что св зано с одновременным вычислением среднеарифметического значени  и среднеквадратического отклонени , а также с тем, что среднеквадратическое отклонение вычисл етс  не по приращени м, а по самим выборкам.
Предлагаемый преобразователь отличаетс  от известного тем, что, с целью упрощени  схемы, в нем один выход запоминающего устройства соединен со входом счетчика схемы вычитани  кодов, а другой - со счетным входом триггера, один выход которого подключен к управл ющим входам схем «И, включенных на входах разр дов счетчика схемы вычитани  кодов, а другой - ко входам схем «И, управл ющих схемами переписи кода из схемы вычитани  кодов в двоичный делитель.
На чертеже представлена схема устройства.
Преобразователь содержит запоминающее устройство 1, счетчики 2-7, делители частоты 8-10, схему переписи 11, триггеры 12-15,
схемы «И 16-22, устройство управлени  23 и генератор опорной частоты 24. Па вход 25 поступают временные интервалы ti, пропорциональные выборкам измер емого параметра , с выхода 26 снимаетс  число-импульсный код среднеарифметического значени  (математического ожидани ), с выхода 27 - числоимпульсный код среднеквадратнческого отклонени .
По команде «Пуск, котора  подаетс  на вход 28, преобразователь приводитс  в исходное состо ние, при этом запоминающее устройство включаетс  на запись. Па врем  /,.устройство управлени  открывает схему «И 16, и импульсы от генератора опорной частоты с частотой следовани  foi через делитель частоты 8 поступают на делитель частоты 9 и счетчик 2. Одновременно получаемый на выходе схемы «И 16 чнсло-импульсный код Xi tifoi записываетс  на одну из дорожек запоминающего устройства; на другую дорожку записываетс  «конец и «начало временных интервалов ti.
Коэффициент делени  делител  частоты 9
равен числу выборок N, поэтому в счетчике 2
у,
за врем  ti формируетс  код -- . За врем 
Л
дгЛ
N
1 VI 2 г в счетчике формируетс  код - х,,
лг
т. е. среднее арифметическое значение т измер емой величины. С выхода 26 число-импульсный код может подаватьс  на дес тичный счетчик или цифропечатающую машину. После прохождени  Л выборок, которые подсчитывает счетчик 7, устройство управлени  по команде с его выхода переводит устройство на вычисление среднеквадратического отклонени . Запоминающее устройство запускаетс  на воспроизведение. Счетчик 3 со схема-ми «И 17-20, схемой переписи 11 и триггерами 12, 13 представл ет собой схему вычитани  кодов. Импульсы, ограничивающие начало и конец /г, поступают на триггер 12, а число-импульсные коды xi - на вход счетчика 3. В счетчике 4 формируютс  значени  разности Хг - т. Дл  этого по команде «начало /1, снимаемой с триггера 12, обратный код гпх со счетчика 2 перенисываетс  в счетчик 3, а триггер 13 зстанавливаетс  в нуль. На вход счетчика 3 подаетс  значение Xi. Если Хг m.r, счетчик 3 переполн етс  до прихода импульса «конец /,-. Импульс переполнени  устанавливает триггер 13 в единицу, н по команде «конец ti, прошедшей через схему «И 19, со счетчика 3 в счетчик 4 через схему переписи переписываетс  пр мой код разности л:,-гПхЕсли Хг.тх, счетчик 3 не переполн етс , и по импульсу «конец, прошедшему через схему «И 20, со счетчика 3 в счетчик 4 через схему переписи перенисываетс  обратный код, т. е. пр мой код разности.
Схема, состо ща  из счетчиков 4,5, схем «И 18 н триггера 14,  вл етс  двоичным делителем . С помощью двоичного делител  выполн етс  операци  (Xi - Шх}. Импульс «конец /г, снимаемый с триггера 12 через устройство унравлени , устанавливает триггер 15 в единицу и этот триггер открывает схему «И 21 дл  импулсьов с генератора опорной частоты . Частота сигнала с генератора опорной частоты равна /0. Предварительно все разр ды счетчика 5 и триггера 14 установлены в единицу . Первый же импульс, нришедший на вход счетчика 5, по вл етс  на его выходе и переписывает в счетчик 5 со счетчика 4 обратный код; при этом триггер 14 снова устанавливаетс  в единицу. Из кода, наход щегос  в счетчике 4, вычитаетс  единица. Следующий импульс на выходе счетчика 5 по вл етс  через 2 а-1 входных импульсов, где а - код счетчика 4. Следующие импульсы на выходе по вл ютс  через 2(а-1) - 1:2(а - 2) - 1 и т. д. входных импульсов. Этот процесс продолжаетс  до тех пор, пока счетчик 4 не встанет в нуль и на его выходе по витс  импульс, устанавливающий в нуль триггер 15. Схема «И 21 закрываетс . За врем  вычитани  из счетчика 4 кода от а до О на делитель частоты 10 поступает число импульсов, равное 2 а-1 + -f2(a-1) - 1 -f 2(а - 2) - 1 +-.-2(а-а) - - 1 2а- 1 +2а - 3-f2a - 5-f... + -f2a-(2а-1)2а2 . Код счетчика 4 равен а д:, - т.
Таким образом в счетчик 6 поступает число импульсов, равное
N. ,
где N - коэффициент делени  делител  частоты 10.
После обработки N записанных выборок в счетчике 6 оказываетс  код
N
( N, .
Число выборок в этом режиме также подсчитываетс  счетчиком 4. После его переполнени  пр мой код счетчика 6 преобразуетс  в обратный , и устройство управлени  переводит схему в режим извлечени  корн  из полученного кода дисперсии. При этом открываетс  выход
20 27, и код среднеквадратического отклонени  может подаватьс  на дес тичный счетчик.
По команде с устройства управлени  счетчик 4 устанавливаетс  в нуль, и все разр ды счетчика 5 и триггера 14 переход т в единицу.
5 При этом сигнал с устройства управлений открывает схему «И 22, котора  шунтирует делитель частоты 10. Триггер 15 сигналами устройства управлепи  устанавливаетс  в единицу , и импульсы с генератора опорной частоты
0 через схему «И 21 начинают поступать на триггер 14 и счетчик 5. Теперь импульсы на выходе счетчика 5 по вл ютс  через 1,3,5 ... 2Ь - 1 импульсов на входе, где b - число импульсов, вошедших в счетчик 4, так
5 как счетчик 4 в этом режиме работает на сложение единичных импульсов. Так как в счетчике был установлен код Ng (обратный код), то через
(1+2 + 5+ ... +2&-1) &2
импульсов этот счетчик переполн етс , и импульс с его выхода через устройство управлени  возвращает все устройство в исходное состо ние .
5 Па выход 27 и в счетчик 4 поступает b У Ne импульсов.
Предмет изобретени 
Преобразователь среднеквадратического отклонени  в код, содержащий запоминающее устройство, генератор опорной частоты, делители частоты, счетчики, двоичный делитель, схему вычитани  кодов, триггер, отличающийс  тем, что, с целью упрощени  устройства, в нем один выход запоминающего устройства соединен со входом счетчика схемы вычитани  кодов, а другой со счетным входом триггера, одип выход которого подключеп к управл ющим входам схем «И, включенных на входах разр дов счетчика схемы вычитани  кодов, а другой - ко входам схем «И, управл юи.их схемами переписи кода из схе.мы вычитани  кодов в двоичный делитель.
SU1763542A 1972-03-28 1972-03-28 SU410550A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1763542A SU410550A1 (ru) 1972-03-28 1972-03-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1763542A SU410550A1 (ru) 1972-03-28 1972-03-28

Publications (1)

Publication Number Publication Date
SU410550A1 true SU410550A1 (ru) 1974-01-05

Family

ID=20507813

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1763542A SU410550A1 (ru) 1972-03-28 1972-03-28

Country Status (1)

Country Link
SU (1) SU410550A1 (ru)

Similar Documents

Publication Publication Date Title
US2992384A (en) Frequency counter
GB1420420A (en) Digital frequency-measurement circuit
SU410550A1 (ru)
SU446881A1 (ru) Устройство дл обработки информации
SU468252A1 (ru) Частотно-цифровое устройство дл определени дисперсии и математического ожидани
SU824120A1 (ru) Способ измерени однократныхВРЕМЕННыХ иНТЕРВАлОВ
SU920628A1 (ru) Устройство дл измерени временных интервалов
SU536599A1 (ru) Устройство делени числа импульсов
SU725038A1 (ru) Цифровой след щий измеритель периода
SU1431069A1 (ru) Делитель частоты следовани импульсов
SU436352A1 (ru) УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов
SU1205050A1 (ru) Устройство дл измерени абсолютного отклонени частоты
SU1434429A1 (ru) Устройство дл вычислени логарифмов
SU798831A1 (ru) Умножитель частоты
SU1003355A2 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU553588A1 (ru) Цифровой измеритель центра пр моугольных видеоимпульсов
SU410403A1 (ru)
SU1162025A1 (ru) Формирователь импульсов
SU445161A1 (ru) Делитель количества импульсов
SU817663A1 (ru) Цифровой измеритель временныхиНТЕРВАлОВ
SU512468A1 (ru) Устройство дл делени
SU395989A1 (ru) Накапливающий двоичный счетчик
SU480996A1 (ru) Цифровой фазометр с врем импульсным преобразованием
SU847505A1 (ru) Умножитель-нормализатор частотныхСигНАлОВ
SU1238219A1 (ru) Устройство программируемой задержки импульсов