SU409211A1

SU409211A1 - DEVICE FOR MEASURING THE NUMBER OF CHANNELS IN MULTICHANNEL COMMUNICATION LINES WITH TIME DIVISION OF CHANNELS

Info

Publication number: SU409211A1
Application number: SU1743238A
Authority: SU
Inventors: В. Я. Нечаев С. И. Давыдов
Priority date: 1972-01-24
Filing date: 1972-01-24
Publication date: 1973-11-30

Description

1one

Изобретение относитс к области вычислительных устройств и может использоватьс в многока.нальиы.х лини х св зи с временным разделением каналов.The invention relates to the field of computing devices and can be used in multiple communication lines with time division multiplexing.

Известно устройство дл измерени числа каналов в многоканальных лини х св зи с временным разделением каналов, содержащее приемиик с иараллельными выходами дл сигналов с импульсно-кодовой модул цией, фазоимпульсной модул цией и дельта-модул цией, триггерный счетчик, блок считывани и синхронизатор .A device for measuring the number of channels in multi-channel time division multiplex communication lines is known, which contains receivers with parallel outputs for signals with pulse code modulation, phase-pulse modulation and delta modulation, a trigger counter, a read block and a synchronizer.

Цель изобретени - ускорение определени числа каналов при разных видах модул ции.The purpose of the invention is to accelerate the determination of the number of channels with different types of modulation.

Это достигаетс тем, что в предлагаемом устройстве три выхода приемника подключены к каскаду «ИЛИ, причем два из них - через соответствующие делители частоты, а выход каскада «ИЛИ через ключевой каскад иодключен к третьему входу счетчика, причем третий выход синхроиизатора иодключен к ключевому каскаду.This is achieved by the fact that in the proposed device, three receiver outputs are connected to the OR stage, two of them through the appropriate frequency dividers, and the OR stage output through a key stage and connected to the third input of the counter, and the third output of the synchronizer is connected to the key stage.

Иа чертеже приведена блок-схема нредлагаемого устройства.Figure 1 shows a block diagram of the proposed device.

Схема содержит прие.мник / импульсных сигналов, делитель 2 частоты следовани импульсов в канале с импульсно-кодовой модул цией , делитель 3 частоты следовани импульсов в канале с дельта-модул цией, каскад чИЛИ 4, ключевой каскад 5,.триггерный счетчик 6, блок 7 считывани , синхронизатор 8.The circuit contains receiver / pulse signals, a divider 2 pulse frequency in a channel with pulse-code modulation, a divider 3 pulse frequency in a channel with delta modulation, a CHILE cascade 4, a key cascade 5, trigger meter 6, block 7 reads, synchronizer 8.

В предлагаемом устройстве осуществл етс определение числа каналов линий св зи с импульсно-кодовой модул цией, фазо-импульсной модул цией и дельта-модул цией при наличии априорных сведений о виде модул ции, значности кода и частоте дискретизации сигналааналога при дельта-модул ции, а также при подсчете числа импульсов за период дискретизации .The proposed device performs the determination of the number of communication channel channels with pulse-code modulation, phase-pulse modulation and delta modulation in the presence of a priori information about the type of modulation, code value and sampling frequency of the signal for delta modulation, and also when counting the number of pulses for the sampling period.

Делители 2 к 3 частоты и каскад «ИЛИ 4 составл ют узел вычислени приведенной частоты следовани импульсов сигнала, на выходе которого число импульсов за период дискретизации Т равно числу каналов независимо от вида модул ции. Ключевой каскад 5 открываетс синхронизатором 8 на врем КТ (К - число периодов дискретизации, выбираемое из услови цовыщени точности вычислени и удобства считывани ).Dividers of 2 to 3 frequencies and a "OR 4" stage constitute a node for calculating the reduced pulse frequency of a signal, the output of which is the number of pulses over the sampling period T equal to the number of channels, regardless of the type of modulation. The key stage 5 is opened by the synchronizer 8 at the time of the CT (K is the number of sampling periods chosen from the condition of the calculation accuracy and readability).

Блок 7 считывани запускаетс от синхронизатора 8 после прекращени записи, а сброс информации со счетчика 6 осуществл етс с некоторой задержкой относительно момента запуска блока 7 считывани .The read unit 7 is started from the synchronizer 8 after stopping the recording, and the information from the counter 6 is reset with some delay relative to the moment of the start of the read unit 7.

11 р е д м е т и 3 о б р е т е н п 11th ed of 3 and about the third

Устройство дл измерени числа каналов Б многоканальных лини х св зи с временнымA device for measuring the number of channels B of multichannel communication lines with a temporary

разделением каналов, содержащее приемник с параллельными выходами дл сигналов с импульсно-кодовой модул цией, фазо-импульсиой модул цией и дельта-модул цией, триггерный счетчик, к двум входам которого подключен блок считывани и синхронизатор с трем выходами, нодключенный вторым выходом к блоку считывани , отличающеес тем, что, с целью ускорени определени числа каchannel separation, containing a receiver with parallel outputs for signals with pulse-code modulation, phase-pulse modulation and delta modulation, trigger meter, to two inputs of which a reading unit and a synchronizer with three outputs connected to the reading unit are connected , characterized in that, in order to speed up the determination of the number of

налов при разных видах модул ции, три выхода упом нутого приемника подключены к каскаду «ИЛИ, причем два из них - через соответствующие делители частоты, а выход каскада «ИЛИ через ключевой каскад подключен к третьему входу упом нутого счетчика , причем третий выход синхронизатора.подключен к ключевому каскаду.at different modulation types, three outputs of the said receiver are connected to the OR circuit, two of them through the corresponding frequency dividers, and the output of the OR circuit are connected to the third input of the above counter, and the third synchronizer output. to the key stage.