SU408282A1 - Многоканальное устройство для контроля интегральных схем - Google Patents

Многоканальное устройство для контроля интегральных схем

Info

Publication number
SU408282A1
SU408282A1 SU1695833A SU1695833A SU408282A1 SU 408282 A1 SU408282 A1 SU 408282A1 SU 1695833 A SU1695833 A SU 1695833A SU 1695833 A SU1695833 A SU 1695833A SU 408282 A1 SU408282 A1 SU 408282A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
unit
output
circuit
zero
Prior art date
Application number
SU1695833A
Other languages
English (en)
Inventor
А. Н. Степанов В. П. Ерлашов
Original Assignee
Авторы изобретени витель
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Авторы изобретени витель filed Critical Авторы изобретени витель
Priority to SU1695833A priority Critical patent/SU408282A1/ru
Application granted granted Critical
Publication of SU408282A1 publication Critical patent/SU408282A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

1
Изобретение относитс  к области автоматики и контрольно-измерительной техники и может быть применено дл  контрол  больших интегральных схем.
Известно многоканальное устройство дл  контрол  интегральных схем, содержащее блок управлени  и блоки сравнени  в каждом канале.
Однако это устройство обладает недостаточной точностью и оперативностью при оценке величины отклонени  выходных логических уровней от граничных значений.
В предложенное устройство введены блок сборки, блок переходов и в каждом канале сумматор граничных значений единицы, нервый вентиль единицы, первый вход которого подключен к блоку управлени , второй вход- к выходу сумматора граничных значений единицы , а выход - ко второму входу схемы сравнени , второй вентиль едииицы, схема смещени  граничных значений единицы, выход которой подключен ко входу сумматора граничных значений единицы, вход - к выходу второго вентил  единицы, подключенному первым входом к блоку управлени , вторым входом - к первому выходу схемы сравнени , сумматор граничных значений нул , первый вентиль нул , подключенный первым входом к блоку управлени , вторым входом- к выходу сумматора граничных значений нул , а выходом - ко второму входу блока сравнени , логическа  схема «ИЛИ, второй вентиль нул  и схема смещени  граничных значений нул , выход которой подключен ко
входу сумматора граничных значений нул , вход - к выходу второго вентил  нул , подключенного первым входом к блоку управлени , вторым входом - ко второму выходу схемы сравнени , а выходом - ко второму вхоДУ логической схемы «ИЛИ, первый вход которой подключен к выходу второго вентил  единицы, а выход по каждому каналу - ко входам блока сборки, подключенного через блок переходов к блоку управлени .
Это позвол ет повысить точность и оперативность контрол  интегральных схем.
На фиг. 1 представлена структурна  схема блока сравнени  напр жени  по одному каналу; на фиг. 2 - блок-схема многоканального устройства дл  контрол  интегральных схем.
Устройство содержит в каждом канале схему сравнени  1, первый вход 2 схемы сравнени , второй вход 3 схемы сравнени , вход 4
граничного значени  единицы, вход 5 граничного значени  нул , сумматор 6 граничных значений единицы, сумматор 7 граничных значений нул , первый вентиль 8 нул , первый вентиль 9 единицы, первый вход 10 первого
вентил  нул , первый вход 11 первого вентил  единицы, первый выход 12 схемы сравнени , второй вентиль 13 единицы, схему 14 смещени  граничных значений единицы, логическую схему «ИЛИ 15, второй выход 16 схемы сравнени , второй вентиль 17 нул , схему 18 смещени  граничных значений нул , третий вход 19 схемы сравнени , выход 20 логической схемы «ИЛИ, блок 21 сравнени  напр жени  под одному каналу, блок 22 сборки , блок 23 переходов и выход 24 блока переходов .
Первый вход 2 схемы 1 сравнени  подключен к выходу интегральной схемы, а на второй вход 3 подаетс  граничное значение нул  или единицы. Граничные значени  нул  и единицы поступают одновременно на два входа устройства контрол :, на вход 4 граничного значени  единицы и на вход 5 граничного значени  нул . Первый из них соединен с одним из входом сумматора 6 граничных значений единицы, второй - со входом сумматора 7 граничных значений нул . Выходы сумматоров 6 и 7 подключены ко второму входу 3 схемы сравнени  1 посредством первых 8 и 9 вентилей нул  и единицы, включаемых по сигналам с блока управлени , поступающим на первые входы первых вентилей 10 и 11. Выход 12 схемы сравнени  1 св зан через второй вентиль 13 единицы со входом схемы 14 смещени  граничных значений единицы и входом логической схемы «ИЛИ 15. Второй выход 16 схемы сравнени  1 через второй вентиль 17 нул  подключен к другому входу логической схемы «ИЛИ 15 и ко входу схемы 18 смещени  граничных значений нул . Напр жени  сравниваютс  с частотой тактовых импульсов, поступающих на третий вход 19 схемы сравнени  1.
Выход каждого блока сравнени  по одному каналу 21 соединен с одним из входов блока сборки 22. Выход блока сборки соединен со входом блока переходов 23. Выход 24 блока переходов 23 св зан с блоком управлени .
iB исходном состо нии схемы 14 и 18 смещени  граничных значений нул  и единицы установлены на нуль.
Если на каком-то выходе интегральной схемы должен быть логический уровень единицы, сигналом с блока управлени , поступающим на первый вход первого вентил  11, открываютс  первый и второй вентили 9, 13 единицы и при поступлении тактового импульса на третий вход 19 схемой сравнени  1 производитс  сравнение напр жени , поступающего на первый вход 2, с номинальным граничным значением единицы, поступающим на второй входЗ. На первом выходе 12 схемы сравнени  сигнал по вл етс  в том случае, если контролируемое напр жение на первом входе 2 меньще граничного значени  на втором входе 3. В этом случае сигнал с первого выхода 12 схемы сравнени  через открытый второй вентиль 13 единицы поступает на вход логической схемы «ИЛИ 15 и на вход схемы 14 смещени  граничных значений единицы, котора  измен ет свое состо ние и выдает на выходе эталонный уровень посто нного с.мещени . Это смещение, просуммировавщись в сумматоре 6 граничных значений единицы с номинальным граничным значением единицы, уменьщает его по абсолютному значению на величину единичного смещени .
Если же на выходе интегральной схемы должен быть логический уровень нул , сигналом с блока управлени , открываютс  первый и второй вентили 8, 17 нул  и ожидаетс  возникновение сигнала на втором выходе 16 схемы сравнени  1, который по вл етс , если контролируемое напр жение больще граничного значени . В этом случае сигнал со второго выхода 16 схемы сравнени  1 через открытый второй вентиль 17 нул  поступает на вход логической схемы «ИЛИ 15 и на вход схемы 18 смещени  граничных зиачений нул , котора  изменит свое состо ние и выдаст на выходе схемы эталонный уровень посто нного смещени . Это смещение, просуммировавщись с номинальным граничным значением нул  в сумматоре 7 граничных значений нул , увеличит его по абсолютному значению на величину единичного смещени .
В случае возникновени  сигнала на любом входе логической схемы «ИЛИ 15, на ее выходе 20 также по вл етс  сигнал, который поступает в блок управлени  дл  фиксации ненормального отклонени  уровн  напр жени  на данном выходе интегральной схемы от номинального граничного значени  и на вход блока сборки 22. Блок переходов 23 в этом случае формирует сигнал, запрещающий переход к очередному входному набору, и передает этот сигнал в блок управлени . По сигналу с генератора тактовых импульсов осуществл етс  повторный такт при таком же входном наборе, но с новыми предельными граничными значени ми тех выходных логических уровней интегральной схемы, которые имели ненормальные отклонени  в предыдущем такте, и с номинальными граничными значени ми по остальным выходам.
Работа устройства сравнени  повтор етс  и в последующих тактах за исключением того, что схемы единичных смещений, изменившие свое состо ние в предыдущих тактах, сохран ют это состо ние до конца испытаний независимо от возникающих на выходах схемы сравнени  сигналов.
Если в повторном такте так же, как и в первичном, на выходе какого-либо блока сравнени  по одному каналу 21 возникнет сигнал отклонени , блок перехода 23 сформирует сигнал прекращени  испытаний. Если же ни на одном из выходов блока сравнени  по каналу 21 не возникнет сигнала отклонени , устройство переходов выдает сигнал, разрешающий переход к следующему входному набору и продолжению испытаний. Операции переходов и прекращени  испытаний реализуютс  блоком управлени .
Предмет изобретени 
Многоканальное устройство дл  контрол  интегральных схем, содержащее блок управлени  и в каждом канале - схемы сравнени , отличающеес  тем, что, с целью повыщени  точности и оперативности контрол , в него введены схема сборки, блок переходов и в каждом канале сумматор граничных значений единицы, первый вентиль единицы, нервый вход которого подключен к блоку управлени , второй вход - к выходу сумматора граничных значений единицы, а выход - ко второму входу схемы сравнени , второй вентиль единицы, схема смещени  граничных значений единицы, выход которой подключен ко входу сумматора граничных значений единицы, вход - к выходу второго вентил  единицы, подключенного первым входом к блоку управлени , вторым входом - к первому выходу
схемы сравнени , сумматор граничных значений нул , первый вентиль нул , подключенный первым входом к блоку управлени , вторым входом - к выходу сумматора граничных значений нул , а выходом - ко второму входу схемы сравнени , логическа  схема «ИЛИ, второй вентиль нул  и схема смещени  граничных значений нул , выход которой подключен ко входу сумматора граничных
значений нул , вход - к выходу второго вентил  нул , подключенного первым входом к блоку управлени , вторым входом - ко второму выходу схемы сравнени , а выходом - ко второму входу логической схемы «ИЛИ,
нервый вход которой подключен к выходу второго вентил  единицы, а выход но каждому каналу - ко входам блока сборки, подключенного через блок переходов к блоку управлени .
W П
„l....
SU1695833A 1971-09-07 1971-09-07 Многоканальное устройство для контроля интегральных схем SU408282A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1695833A SU408282A1 (ru) 1971-09-07 1971-09-07 Многоканальное устройство для контроля интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1695833A SU408282A1 (ru) 1971-09-07 1971-09-07 Многоканальное устройство для контроля интегральных схем

Publications (1)

Publication Number Publication Date
SU408282A1 true SU408282A1 (ru) 1973-12-10

Family

ID=20487473

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1695833A SU408282A1 (ru) 1971-09-07 1971-09-07 Многоканальное устройство для контроля интегральных схем

Country Status (1)

Country Link
SU (1) SU408282A1 (ru)

Similar Documents

Publication Publication Date Title
SU408282A1 (ru) Многоканальное устройство для контроля интегральных схем
SU451065A1 (ru) Устройство дл контрол интегральных схем
SU377731A1 (ru) СПОСОБ РЕГУЛИРОВАНИЯ п-МЕРИОГО ОБЪЕКТА С ОДНИМ РЕГУЛИРУЮЩИМ ВОЗДЕЙСТВИЕМ
SU1136332A1 (ru) Устройство дл контрол генератора импульсов
SU1056188A1 (ru) Датчик равномерно распределенных случайных чисел
SU984027A1 (ru) Амплитудный селектор одиночных импульсов напр жени
SU453664A1 (ru) Устройство для регулирования соотношениярасходов
SU788378A1 (ru) Устройство контрол кода "1 из
SU1166107A1 (ru) Устройство управлени
SU943980A1 (ru) Устройство дл контрол @ -канальной системы управлени вентильным преобразователем
SU970367A1 (ru) Микропрограммное управл ющее устройство
SU1645954A1 (ru) Генератор случайного процесса
SU769543A1 (ru) Многоканальное устройство приоритета
SU1626356A1 (ru) Устройство дл контрол последовательности импульсов
SU1231479A1 (ru) Способ контрол логических микросхем
SU1732449A2 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU734673A1 (ru) Устройство дл сравнени чисел
SU1318921A1 (ru) Преобразователь отношени напр жений во временной интервал
SU1285564A1 (ru) Ждущий мультивибратор
SU1674017A1 (ru) Устройство дл контрол динамических параметров и функционировани цифровых интегральных схем
SU758069A1 (ru) Устройство для автоматического переключения пропорционально-дифференциальных регуляторов 1
US2957075A (en) Pulse checking circuits
SU1491308A1 (ru) Импульсный ключ с запоминанием сигнала управлени
SU949657A1 (ru) Микропрограммное управл ющее устройство
SU834926A1 (ru) Устройство дл контрол счетчика