SU404127A1

SU404127A1 - DEVICE FOR STRENGTHENING AND SELECTION OF SIGNALS

Info

Publication number: SU404127A1
Application number: SU1724049A
Authority: SU
Inventors: Л. А. Колосков Ю. Л. Усов
Priority date: 1971-12-13
Filing date: 1971-12-13
Publication date: 1973-10-26

Description

1one

Изобретение относитс к области вычислительной техники, в частности к заломинающим устройствам со считыванием без разрушени информации.The invention relates to the field of computer technology, in particular to wiping devices with reading without destroying information.

Известны устройства усилени и селекции, в которых обмотка считывани подключена ко входу усилител считывани .Strengthening and selection devices are known in which a read winding is connected to the input of a read amplifier.

Цель изобретени - повышение быстродействи схемы усилени и селекции за счет уменьшени возможного смешени строба относительно считываемого сигнала.The purpose of the invention is to increase the speed of the amplification and selection circuit by reducing the possible mixing of the strobe relative to the read signal.

В предложенной схеме усилени и селекции это достигаетс тем, что дополнительно введены усилитель, триггер и схема совпадени , причем вход дополнительного усилител подключен к обмотке считывани параллельно входу основного усилител , а выход--ко входу триггера, выход которого подключен ко входу схемы совпадени , другой вход которой подключен к выходу основного усилител считывани .In the proposed amplification and selection scheme, this is achieved by additionally introducing an amplifier, a trigger and a matching circuit, with the additional amplifier input connected to the read winding parallel to the main amplifier input, and the output to the trigger input whose output is connected to the matching circuit input, another the input of which is connected to the output of the main read amplifier.

На фиг. 1 показана схема устройства дл усилени и селекции сигналов; на фиг. 2 - временна диаграмма, по сн юща работу схемы.FIG. 1 shows a diagram of an apparatus for amplifying and selecting signals; in fig. 2 is a timing diagram explaining the operation of the circuit.

Схема состоит из однопол рного усилител The circuit consists of a unipolar amplifier.

1,двухпол рного дополнительного усилител 1, two-pole extra amplifier

2,триггера со счетным входом 3 и схемы совпадени 4.2, a trigger with a counting input 3 and a matching circuit 4.

Сигнал с запоминающего устройства поступает параллельно на вход однопол рного усилител 1 и вход двухпол рного усилител 2. При этом на выходе двухпол рного усилител как в случае логического «О на входе (фиг. 2а), так и в случае логической «1 (фиг. 26) будет два импульса (фиг. 2д), соответствующие по времени фронтам импульсов считывани с учетом задержки, возникающейThe signal from the storage device is fed in parallel to the input of a unipolar amplifier 1 and the input of a two-pole amplifier 2. At the same time, at the output of a two-pole amplifier, both in the case of a logical “O input” (FIG. 2a) and in the case of a logic “1 (FIG. 26) there will be two pulses (Fig. 2d) corresponding in time to the fronts of the read pulses, taking into account the delay that occurs

при считывании конкретного числа.when reading a particular number.

При считывании сигнала логического «О (фиг. 2 а) или логической «1 на выходе однопол рного усилител 1 будут сигналы, по времени соответствующие переднему фронту сигнала считывани (фиг. 2 в) дл «О или заднему фронту (фиг. 2 г) дл «1 также с учетом задержки, возникающей при считывании данного числа. Таким образом, на выходе усилител 1 по вл ютс сигналы считывани , несущие информацию , а на выходе усилител 2 - сигналы , жестко прив занные к сигналам считывани , но независ щие от считываемой информации .When reading the signal of logical "O (Fig. 2 a) or logical" 1, the output of the unipolar amplifier 1 will be signals corresponding in time to the leading edge of the read signal (Fig. 2 c) for "O or the falling front (Fig. 2 g) for "1 also taking into account the delay that occurs when reading this number. Thus, at the output of amplifier 1, read signals appear, carrying information, and at the output of amplifier 2, signals are rigidly tied to the read signals but independent of the read information.

Дальнейша задача состоит в выделении сигнала логической «1, котора может быть рещена, например, с помощью триггера и с.кемы совпадени . Сигнал с выхода триггера (фиг. 2е), задержанный на величину длительмости считываемого сигнала (за счет внутренней задержки или с немощью донолнительного элемента задержки), иснользуетс как разрешающий сигнал, ноступающий на схему совнадени , котора выдел ет сигнал логической «1 (или «О) (фиг. 2ж).A further task is to select a logical ' 1 signal, which can be solved, for example, using a trigger and a matching match. The trigger output signal (Fig. 2e), delayed by the length of the read signal (due to an internal delay or with the weakness of the additional delay element), is used as an enable signal that arrives at the same circuit that separates the logical "1" signal or ) (Fig. 2g).

Предмет изобретени Subject invention

Устройство дл усилени и селекции сигналов магнитных заноминающих устройств со считыванием без разрушени информации, содержащее усилитель считывани , подключенный к обмотке считывани запоминающего устройства, отличающеес тем, что, с целью Повышени быстродействи работы устройства , оно доиолнительно содержит усилитель, триггер и схему совпадени , причем вход дополнительного усилител подключен параллельно входу основного усилител , а выход - ко входу триггера, выход которого подключен ко входу схемы совпадени , другой вход которой подключен к выходу основного усилител считывани .A device for amplifying and selecting signals of magnetic memory devices with reading without destroying information, comprising a read amplifier connected to the read winding of a memory device, characterized in that, in order to increase the speed of operation of the device, it additionally contains an amplifier, a trigger and a matching circuit, an additional amplifier is connected in parallel to the input of the main amplifier, and the output is connected to the trigger input, the output of which is connected to the input of the matching circuit, another input to The second is connected to the output of the main read amplifier.

б, nptj лог ,0b, nptj log, 0

I& при Oi „7I & Oi „7

6 Tipv лог. „ О е рри лог „/6 Tipv log. „About e rri log„ /

прилог„0или Jprilo „0 or J

ж при лог.„ 1Well with log. „1

JJ