SU404097A1 - Sha., *> & - ^^^ - ^^ p:; e- - Google Patents

Sha., *> & - ^^^ - ^^ p:; e-

Info

Publication number
SU404097A1
SU404097A1 SU1499430A SU1499430A SU404097A1 SU 404097 A1 SU404097 A1 SU 404097A1 SU 1499430 A SU1499430 A SU 1499430A SU 1499430 A SU1499430 A SU 1499430A SU 404097 A1 SU404097 A1 SU 404097A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
output
digital
voltage
Prior art date
Application number
SU1499430A
Other languages
Russian (ru)
Original Assignee
П. М. Чеголин, Г. И. Алексеев , А. Г. Ярусов Институт технической кибернетики Белорусской ССР
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by П. М. Чеголин, Г. И. Алексеев , А. Г. Ярусов Институт технической кибернетики Белорусской ССР filed Critical П. М. Чеголин, Г. И. Алексеев , А. Г. Ярусов Институт технической кибернетики Белорусской ССР
Priority to SU1499430A priority Critical patent/SU404097A1/en
Application granted granted Critical
Publication of SU404097A1 publication Critical patent/SU404097A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1one

Предлагаемый цифро-аналоговый кусочнолинейный аппроксиматор относитс  к области автоматики и вычислительной техники. Он может найти применение дл  кусочно-линейной аппроксимации произвольных функций, задаваемых кодами равноотсто щих ординат.The proposed digital-analog slice-line approximator relates to the field of automation and computing. It can be used for piecewise linear approximation of arbitrary functions defined by codes of equal-spaced ordinates.

Известно устройство дл  кусочно-линейной аппроксимации функций, содержащее два последовательно соединенных регистра, выходы которых подключены ко входам первого и второго цифро-аналоговых преобразователей, и линию задержки, присоединенную выходом и входом соответственно ко входам установки в нулевое состо ние первого и второго регистров .A device for piecewise linear approximation of functions is known, comprising two serially connected registers, the outputs of which are connected to the inputs of the first and second D / A converters, and a delay line connected by the output and input respectively to the inputs of setting the first and second registers to zero.

Однако низка  точность этого устройства св зана с тем, что в нем аппроксимаци  осуществл етс  по ступенчато-линейному закону.However, the low accuracy of this device is due to the fact that in it the approximation is carried out according to a stepwise linear law.

Предложенное устройство отличаетс  тем, что содержит аналоговый интегратор, вход которого соединен соответственно с пр мым и инверсным выходами первого и второго цифро-аналоговых преобразователей, а выход подключен к выходному зажиму устройства.The proposed device is characterized in that it contains an analog integrator, the input of which is connected respectively to the direct and inverse outputs of the first and second digital-to-analog converters, and the output is connected to the output terminal of the device.

Это позвол ет повысить точность устройства .This improves the accuracy of the device.

На фиг. 1 представлена блок-схема предложенного устройства, состо ща  из регистров 1, 2, цифро-аналоговых преобразователей 3, 4, аналогового интегратора 5 и линии задержкиFIG. 1 is a block diagram of the proposed device consisting of registers 1, 2, digital-analog converters 3, 4, analog integrator 5 and a delay line

22

6. Позиции 7-9 - соответственно вход сигналов установки регистра 1 в нулевое состо ние , вход кодов ординат аппроксимируемой функции и выход устройства, на котором получаетс  результат аппроксимации в виде аналогового напр жени .6. Positions 7–9 — respectively, the input of the signals of setting the register 1 to the zero state, the input of the ordinate codes of the approximated function, and the output of the device, on which the result of the approximation is obtained in the form of analog voltage.

На фиг. 2 изображены временные диаграммы , по сн ющие работу устройства, где а - ступенчато-линейное напр жение, вырабатываемое цифро-аналоговым преобразователем 3; б - ступенчато-линейное напр жение, вырабатываемое цифро-аналоговым преобразователем 4; в - график суммы упом нутых напр жений (на входе интегратора 5); г - аппроксимированна  функци  на выходе 9.FIG. 2 shows timing diagrams for explaining the operation of the device, where a is the stepwise linear voltage produced by the digital-analog converter 3; b - step-linear voltage produced by the digital-analog converter 4; (c) graph of the sum of the stresses mentioned (at the input of integrator 5); g - approximated function at output 9.

Регистр 1 предназначен дл  приема кода ординат апнроксимируемой функции, передачи в регистр 2 содержащегос  в нем кода предыдущей ординаты аппроксимируемой функции в моменты установки этого регистра в нулевое состо ние импульсом с выхода линии задержки 6 и управлени  цифро-аналоговым преобразователем 3. Своим входом регистр 1 соединен с входом 8 устройства, а выходомRegister 1 is designed to receive the ordinate code of the function being approximated, transmitting the previous ordinate of the function to be approximated to register 2 at the time the register is set to zero with a pulse from the output of delay line 6 and controlled by the digital-to-analog converter 3. The input of register 1 is connected with input 8 devices, and output

подключен к входам цифро-аналогового преобразовател  3 и регистра 2. Регистр 2 предн назначен дл  приема кодов, поступающих из регистра 1, и управлени  цифро-аналоговым преобразователем 4. Своим выходом регистрconnected to inputs of digital-analog converter 3 and register 2. Register 2 is assigned to receive codes from register 1 and control digital-to-analog converter 4. Register its output

2 соединен со входом цифро-аналогового преобразовател  4. Регистр 2 входом установки в нулевое состо ние соединен со входом 7 устройства и входом линии задержки 6, выход которой подключен к входу установки в нулевое состо ние регистра 1. Лини  задержки 6 предназначена дл  задержки импульсов установки в нулевое состо ние регистра 2 на врем , определ емое длительностью переходных процессов в последнем. Цифро-аналоговый преобразователь 3(4) предназначен дл  преобразовани  кода, содержащегос  в регистре 1(2), в аналоговое напр жение. Цифро-аналоговый преобразователь 3 имеет пр мой (синфазный) выход, а цифро-аналоговый преобразователь 4 - инверсный (противофазный) выход. Выходы преобразователей 3 и 4 соединены и подключены ко входу интегратора 5. Интегратор 5 предназначен дл  интегрировани  напр жений, поступающих на его вход с выходов цифроаналоговых преобразователей 3 и 4. Цифро-аналоговый кусочно-линейный аппроксиматор работает следующим образом. В исходном положении регистры 1 и 2 установлены в нулевое состо ние. Ца выходах цифро-аналоговых преобразователей 3 и 4 и на входе интегратора 5 напр жение равно нулю. На выходе 9 напр жение также равно нулю. При поступлении на вход 8 регистра 1 кода первой ординаты аппроксимируемой функции на входе цифро-аналогового преобразовател  3 вырабатываетс  напр жение f/i, пропорциональное этому коду. Это напр жение суммируетс  с выходным напр жением цифро-аналогового преобразовател  4. Суммирование осуществл етс  на внутренних сопротивлени х цифро-аналоговых преобразователей 3 и 4. При равных внутренних сопротивлени х суммарное напр жение на входе интегратора 5 равно t/BX.-|-f/.+0.if/,, и на выходе 9 устройства U,,kl(U, + Q}dt MJ,t где k - коэффициент пропорциональности. Перед поступлением на вход 8 устройства второй ординаты импульсом установки в нулевое состо ние, поступающим на вход 2, подтверждаетс  нулевое состо ние триггеров регистра 2, а спуст  врем , определ емое линией задержки 6, в нулевое состо ние устанавливаетс  регистр 1. При этом код первой ординаты аппроксимируемой функции передаетс  из регистра 1 в регистр 2, а на выходе цифро-аналогового преобразовател  4 вырабатываетс  инверсное напр жение f/i. Затем со входа 8 в первый регистр поступает код второй ординаты аппроксимируемой функции, а на выходе цифро-аналогового преобразовател  3 образуетс  напр жение U-, пропорциональное коду второй ординаты. Оно суммируетс  с напр жением - f/i на входе интегратора и полученна  сумма (t/2-Hi) интегрируетс  интегратором 5 в течение времени второго интервала аппроксимации. При этом напр жение на выходе 9 участка от ti до t изменени  аргумента может быть записано вых. kU,t + k IVz - U,}dt kU,t, + + k(U,-U,)t В момент времени t на вход 7 поступает очередной импульс сброса t/, сначала в регистр 2, а затем с выхода линии задержки 6, регистр 1 устанавливаетс  в нулевое состо ние . Код второй ординаты аппроксимируемой функции из регистра 1 поступает в регистр 2. Затем на вход регистра I подаетс  код очередной , третьей по счету ординаты. В установивщемс  режиме на выходе цифро-аналогового преобразовател  3 имеетс  напр жение. t/3, соответствующее коду третьей ординаты, на выходе цифро-аналогового преобразовател  4 имеетс  напр жение - U, а на входе интегратора 5 - их сумма, равна  U..,(U,-U,) На выходе 9 устройства на интервале от 2 до /3 вырабатываетс  аппроксимированна  функци  выхз гЛ + k{U, - U,)( t, + + k jVa - U,)dt kU,t, + k(U, - U,}(t,-t,)+ + k(U,-U,)i Таким образом, рассмотрена работа цифроаналогового кусочно-линейного аппроксиматора на 1-ом, 2-ом и 3-ем участках аппроксимации . На последующих участках ацпроксимации работа устройства аналогична. Уравнение аппроксимируемой функции дл  1-го участка аппроксимации может быть записано в следующем виде: вы.(,-.-1Х где , 2, 3, . . ., п. Предмет изобретени  Устройство дл  кусочно-линейной аппроксимации функций, содержащее два последовательно соединенных регистра, выходы которых подключены ко входам первого и второго цифро-аналоговых преобразователей, и линию задержки, присоединенную выходом и входом соответственно ко входам установки в нулевое состо ние первого и второго регистров, отличающеес  тем, что, с целью повыщени  562 is connected to the input of a digital-to-analog converter 4. Register 2 is set to the zero state by the input 7 of the device and the input of the delay line 6, the output of which is connected to the input of the set to the zero state of register 1. The delay line 6 is for setting impulse delays to the zero state of register 2 for the time determined by the duration of the transient processes in the latter. The digital-to-analog converter 3 (4) is designed to convert the code contained in register 1 (2) to analog voltage. Digital to analog converter 3 has a direct (in-phase) output, and digital-to-analog converter 4 has an inverse (anti-phase) output. The outputs of the converters 3 and 4 are connected and connected to the input of the integrator 5. The integrator 5 is designed to integrate the voltages supplied to its input from the outputs of the digital-to-analog converters 3 and 4. The digital-analogue piecewise-linear approximator works as follows. In the initial position, registers 1 and 2 are set to the zero state. The outputs of the digital-to-analog converters 3 and 4 and the input of the integrator 5 voltage is zero. At output 9, the voltage is also zero. When the first ordinate of the approximated function arrives at the input 8 of register 1 of the digital-to-analog converter 3, the voltage f / i proportional to this code is generated. This voltage is summed with the output voltage of the D / A converter 4. The summation is performed on the internal resistances of the D / A converters 3 and 4. With equal internal resistances, the total voltage at the input of the integrator 5 is t / BX.- | -f /.+0.if/ ,, and at the output 9 of the device U ,, kl (U, + Q} dt MJ, t where k is the proportionality coefficient. Before arriving at the input 8 of the device of the second ordinate by setting the pulse to the zero state, to input 2, the zero state of the register 2 triggers is confirmed, and the release the time determined by the delay line 6 is set to the zero state by register 1. In this case, the code of the first ordinate of the approximated function is transferred from register 1 to register 2, and the inverse voltage f / i is generated at the output of the D / A converter 4. Then from the input 8, the code of the second ordinate of the approximated function enters the first register, and the output of the digital-analog converter 3 forms a voltage U- proportional to the code of the second ordinate. It is summed with the voltage - f / i at the integrator input and the resulting sum (t / 2-Hi) is integrated by the integrator 5 during the time of the second approximation interval. In this case, the voltage at the output 9 of the section from ti to t of the change in the argument can be written out. kU, t + k IVz - U,} dt kU, t, + + k (U, -U,) t At time t, the next reset pulse t / comes to input 7, first to register 2, and then from the line output delay 6, register 1 is set to zero. The code of the second ordinate of the approximated function from register 1 goes to register 2. Then the next, third ordinate code is fed to the input of register I. In the steady state, the output of the digital-to-analog converter 3 has a voltage. t / 3, corresponding to the code of the third ordinate, at the output of the digital-analog converter 4 there is a voltage - U, and at the input of the integrator 5 - their sum is equal to U .., (U, -U,) At the output 9 of the device at an interval from 2 to / 3 the approximate function of the output is obtained: GL + k {U, - U,) (t, + + k jVa - U,) dt kU, t, + k (U, - U,} (t, -t,) + + k (U, -U,) i Thus, the operation of a digital-analogous piecewise linear approximator on the 1st, 2nd and 3rd sections of the approximation is considered. In the subsequent sections of the approximation, the operation of the device is similar.The equation of the approximated function for 1- go u The approximation can be written in the following form: you. (, -.- 1X where, 2, 3, ..., item.) Subject of the Invention A device for piecewise-linear approximation of functions containing two serially connected registers whose outputs are connected to inputs the first and second digital-to-analog converters, and the delay line connected by the output and input respectively to the inputs of the installation in the zero state of the first and second registers, characterized in that, in order to increase 56

точности, оно содержит аналоговый интегра- второго цифро-аналоговых преобразователей, тор, вход которого соединен соответственно с а выход подключен к выходному зажиму устпр мым и инверсным выходами первого и ройства.Accuracy, it contains analog integrated-second digital-analog converters, a torus, the input of which is connected respectively to the output and is connected to the output terminal with the adjustable and inverse outputs of the first and three devices.

404097 404097

8eight

Фиг./Fig. /

uk,, I « uk ,, i "

ial%. ,,„ ial%. ,, „

8eight

%/А%/BUT

Фиг. 2FIG. 2

SU1499430A 1970-12-14 1970-12-14 Sha., *> & - ^^^ - ^^ p:; e- SU404097A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1499430A SU404097A1 (en) 1970-12-14 1970-12-14 Sha., *> & - ^^^ - ^^ p:; e-

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1499430A SU404097A1 (en) 1970-12-14 1970-12-14 Sha., *> & - ^^^ - ^^ p:; e-

Publications (1)

Publication Number Publication Date
SU404097A1 true SU404097A1 (en) 1973-10-26

Family

ID=20461097

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1499430A SU404097A1 (en) 1970-12-14 1970-12-14 Sha., *> & - ^^^ - ^^ p:; e-

Country Status (1)

Country Link
SU (1) SU404097A1 (en)

Similar Documents

Publication Publication Date Title
SU404097A1 (en) Sha., *> & - ^^^ - ^^ p:; e-
GB1445901A (en) Coding of information signals
SU378881A1 (en) DEVICE FOR PIECIFIC-LINEAR APPROXIMATION OF FUNCTIONS
SU373733A1 (en) YSESOYUPN '- ^ -' V g • '• - ^' ^ 1 '• •• •
JPS57140026A (en) Digital-to-analog converting circuit
SU377806A1 (en) ALL-UNION Tfsji V * "V! * 'I" * e' C .. ''. '> &! TSB "Cl $ yg <^ G'; -;; ^ AND & LIO - ^^ ИА
SU577673A1 (en) Number-to-frequency converter
SU706820A1 (en) Device for positioning object
SU398969A1 (en) DEVICE FOR APPROXIMATION OF FUNCTIONS, SET
SU1690193A1 (en) Functional converter
SU525056A1 (en) Scanner Control System
SU1142848A1 (en) Interpolator
SU1529428A1 (en) Two-channel device for mutual delay of digital signals
SU1387178A1 (en) Random process generator
SU739558A1 (en) Functional converter with piecewise-nonlinear approximation
SU430391A1 (en) PIECE-LINEAR APPROXIMATOR
SU1179542A1 (en) Number-to-frequency converter with variable conversion factor
SU805335A1 (en) Digital function generator
SU131515A1 (en) Functional Diode Voltage Converter
SU453664A1 (en) DEVICE FOR REGULATION OF RELATION OF EXPENSES
SU413501A1 (en)
SU552624A1 (en) Analog-to-digital functional converter
SU632080A1 (en) Analogue-digital function generator
SU467364A1 (en) Differentiating device
JPS568952A (en) Multifrequency signal generating circuit