SU403010A1 - УСТРОЙСТВО дл УМНОЖЕНИЯ и ДЕЛЕНИЯ ЧАСТОТНЫХ - Google Patents

Description

1

Изобретение относитс  к обллсгн аитоматики и вычислительной техники.

Известны устройства дл  умножени  и делени  частотных сигналов, содержащие задатчик временНых интервало-в, клаиа«иы, источникм частотных сигналов, двоичные /(.-разр дные счетчики на триггерах, схемы соВПадени , выходами соединенные с выходной собирающей схемой, блок выделени  т иериодов частотно )Ч) сигнала, соедииениый с выходом второго источника частотного сигнала, renepaTOip эталониой частоты и источники управл юиаих сигналов «умножение и «деление.

Предложенное устройство отличаетс  от изье1СТ}1ых тем, что в ием выход задатчика временных интервалов и выход первого 1 сточиика частотного сигнала, соединенного со входом первого двоичного счетЧИка, через соответствующие входы иервого клапана соединены со 5ходами с по л-ю схему совпадени , другие иходы которых подключены к соответствующим единичным выходам иервого двоичного счетчика, нулевые выходы которого подключены со сдвигом на разр д к соответствуюицш дополнителвным входам всех последующих схем соэладеии ; выходы второго двоичного счетчика соединены с соответствующими входами с п ио первую схему совпадени , а вход второго двоичного счетчика подключен к выходам второго и третьего клаиа;ia , причем ;лоды второго клапана соответственно соедиь.ен с выходом второго источника частотного сигнала и выходом )1сточника управл ющего сигнала «умножение, а входы третьего клапана соответственно соединены с выходом reiiepaTopa эталонной частоты и через блок выделени  т периодов частотного сигнала - с выходом источн}1ка уиравл ющего сигнала «деление.

Это позволило повыс 1ть быстродействие и упростить устройство.

Блок-схема устройства приведена на чертеже . Устройство содерл :ит зпдатчнк / временных

интервалов, клапаны 2, 3, 4, источникт 5, 6 частотных сигналов, двоичные rt-разр дные очетчик1 7, 8 на триггерах, схемы совпадени  9-13, выходную собирающую схему 14, блок 15 выделени  т периодов частотного сигнала.

генератор 16 эталонной частоты и источники управл юиикх сигналов «умножение 17 и «деление 18.

Устройство работает следующим образом. Каждый триггер двоичного /г-разр дного

счетчика 7 делит поступающую на его вход частоту на 2, в результате чего на выходе 1-го, 2-го, ..., /1-го его триггеров величины частот

будут равны соответственно /г2-Ч fi-2-

/2- .

Разр дность двоичных «-разр дных счетЧНкос / и 8 одинакова и выбираетс  из услови , чтобы при выбранных параметрах устройства счетчик 8 не пере-полн лс .

Число импульсов NZ, поступающее в двоичный л-разр дный очетчик 8, равно:

,.2 +f 2-2 +K3-2 +... 2-,

где /Сь К.2, Кз, ..., , Кп - коэффициенты, прИ-иимающие значени  О или 1.

Импульсы, поступающие «а .выход уст1ройстна через собирающую схему 14, синхроиизированы частотой /i и проход т через схемы совпадени  Я 10, 11, 12, 13 при соблюдении определенных условий состо ни  триггеров двоичных rt-разр дных счетчиков 7 и 8.

Импульсы олроса схем со впадени  формируютс  выходными импульсами триггеров - делителей двоичного «-разр дного счетчика 7 и синхронизированы частотой /ь причем выходы указанных триггеров счетчижа 7 комбииируютс  таким образом, чтобы ни одни из импульсов опроса не совпадал с другими во времени . Разрещен:ием прохождени  указанных импульсов опроса через схемы совпадени  9, 10, 11, 12, 13 на выход устройства  вл етс  едипич.ное состо ние триггеров счетчика 8. При «улевом состо нии некоторых триггеров счетчика 8 определенна  часть импульсов опроса та выход устройства не проходит.

Исход  из вышеизложенного и учитыва  коммутацию выходов триггеров двоич 1ых /г-разр дных счетчиков 7 и 8 па входах схем совпадени  9-13, очевидно следующее выражение дл  выходной частоты устройства:

,.2-Лп+/1-2-2/С„ 1+...

+/,.2-(«-0./C2+f,.2-.C,.

Преобразовыва  данное выражение, получим: ,.2- (С„ ,,-..|-2«-2-f...

+ /C2-2°)A-2-..JV2.

При умножении частот открываетс  клапан 5 на «рем  Гумк и в счетчик S поступает V2 7 yMH-/2 импульсов.

Выходиа  частота устройства дл  данного случа  равна:

,.f2.2 .Гу:.,н,

т. е. выходна  частота пропорпиональна произведению входных частот.

При делении частот запускаетс  блок 15 выделени  m периодов входной частоты /2 и ;

счетчик 8 поступает Д2 ш-- импульсов.

/2

Выходна  частота устройства дл  даниого случа  рав1на:

,-m-2

F

т. е. выходна  частота Г1ро110|иии) част )1ому входных частот.RO

Врем  открытого состо ни  клапана 2 определ етс  временем, необходимым дл  измерени  (ВЫХОДНОЙ частоты устройства. При это.м происходит anipoc схем совпадени  9-13 при фиксированном числе .V2 в счетчике 5. Клапаны 3 и 4 в это врем  должны быть закрыты.

При заполнении счетчика 8 клапан 2 закрыт, т. е. налагаетс  запрет на прохождение импульсоз опроса иа схемы совпадени . Заполнение счетчика 8 при умножении производитс  импульсами частоты /2 за врем  Гумк открытого состо ни  клапана 3. При делении частот счетчик 8 наполн етс  импульсами частоты / за врем  открытого состо -ни  клапана , обратио пропорциональное входное частоте /г,

т т. е.-;- . Перед каждым очередным заполне/2

иием счетчика 8 производитс  установка его л нулевое состо ние.

Предмет изобретени 

Устройство дл  умножени  и делени  частотных сигналов, содержащее задатчик вре.менных интервалов, клапаны, первый и второй источники частотных сигналов, двоичные л-разр дные счетчики .на триггерах, схемы севпадени , выходами соединенные с выходной собирающей схемой, блок выделепи  т периодов частотного сигнала, соединенпый с выходом второго источника частотного сигнала, генератор эталонной частоты и источники управл ющих сигналов «умножение и «деление , отличающеес  тем, что, с целью повышени  быстродействи  и упрощени  уст ройства, в .нем выход задатчика временных интервалов и выход первого источника частотного сигнала , соединенного со входом первого двоичного счетчика, через соответствующие входы первого клапана соединены со входами первой по п-ю схему совпадени , другие входы которых подключены к соответствующим единичным выходам первого двоичного счетчика , н левые выходы которого подключены со сдвигом на разр д IK соответствующему дополН1ггельмому входу всех последующих схе.м coJBпaдeнн , выходы второго двоичного счетчика соединены с соответствующими входами п по первую схему совпадени , а вход второго двоичного счетчика подключен к выходам второго п третьего клапана, причем входы второго клапана соответственно соединены с выходом второго источника частотного сигнала и выходом источника управл ющего cHnHavia «умножение, а входы третьего клапана соответственно соединены с выходом генератора эталонной частоты и через блок выделени  т периодов частотного сигнала - - с выходом истэчнпка пвавл юп1,его ciiriia/ia «деление.

--Qe

S-M

--E