SU402172A1 - Способ защиты интегральных схем от влияния паразитных транзисторов - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в интегральных схемах на МДП-транзисторах .

В интегральных схемах на МДП-транзисторах могут по вл тьс  паразитные транзисторы между диффузионными област ми при пересечении последних «высоковольтными шинами управл ющих сигналов. Особенно недопустимо формирование паразитных транзисторов в узлах хранени  информации, поскольку в результате резко уменьшаетс  врем  хранени  за счет разр да узловых емкостей схемы токами паразитных транзисторов, значительно превышающими токи утечки узлов интегральной схемы. При создании интегральных схем принимают различные меры дл  устранени  вредного вли ни  паразитных транзисторов .

Известен способ заш.иты интегральных схем от вли ни  паразитных транзисторов, основанный на увеличении толщины окисла под коммутационными алюминиевыми шинами при сохранении тонкого окисла под затворами активных транзисторов. При этом увеличиваетс  пороговое напр жение паразитных транзисторов , образовавшихс  под толстым- слоем окисла.

Дл  достижени  лучших результатов используют подложку из материала с другим

удельным сопротивлением, но при этом существенно ухудшаютс  характеристики активных транзисторов в схеме. Согласно способу Бридуэлла, ввод т разделительную диффузию п+-типа в область между защищаемыми диффузионными шинами. Однако в результате усложн етс  топологи  схемы, требуетс  дополнительна  диффузи , например диффузи  фосфора, при изготовлеНИИ интегральных схем на МДП-транзисторах с индуцированным р-каналом, и увеличиваетс  площадь, занимаема  схемой.

Цель изобретени  - создание способа зашиты интегральных схем от вли ни  паразитных транзисторов без усложнени  топологии и технологии изготовлени  схемы и без увеличени  занимаемой ею площади.

Согласно изобретению, поставленна  цель достигаетс  подачей напр жени  смещени 

определенной пол рности на контакт подложки интегральной схемы относительно контакта земли. Пол рность посто нного напр жени , подаваемого на подложку, зависит от типа канала транзисторов в схеме: положительное

напр жение - дл  схем с р-канальными транзисторами , отрицательное - дл  схем с п-канальными транзисторами.

На фиг. 1 представлена часть кремниевого кристалла с диффузионными област ми, пересекаемыми алюминиевой коммутационной шиной; на фиг. 2 -паразитный транзистор, который может возникнуть между двум  диффузионными област ми, если напр жение на пересекающей их алюминиевой шине превышает величину порогового напр жени  дл  данной толш,ины диэлектрика (подложка-кристалл соединена с контактом земли); на фиг. 3 - паразитный транзистор, на подложку которого подано положительное смеш,ение относительно истока.

Интегральна  схема на МДП-транзисторах выполнена на полупроводниковом кристаллеподложке 1. Диффузионные области 2-5 (причем область 3 соединена с шиной земли) пересекаютс  металлической коммутационной шиной 6. Поверхность кристалла отделена от коммутационной шины толстым слоем диэлектрика 7, например SiOa. Под затвором активного транзистора имеетс  тонкий слой 8 диэлектрика. Кроме того, выполнены контакт 9 подложки, вывод 10 коммутационной шнны; выводы 11 -14 диффузионных областей.

Известно, что эффективное значение порогового напр жени  МДП-транзисторов зависит от величины напр жени  между истоком и подложкой из-за вли ни  подложки на ток стока транзистора. Дл  тонкого сло  окисла

д /„„р - д/2   7л7-К2 ;),где fei - тангенс угла наклона функции;

(fF - уровень Ферми;

.n. - напр жение между затвором и подложкой .

Таким образом, при подаче напр жени  смещени  на подложку пороговые напр жени  всех транзисторов, изготовленных на данном полупроводниковом кристалле (кремни ),увеличатс . Однако отношение увеличени  порогового напр жени  транзисторов, нз которых состоит реализуема  схема, к соответствующему увеличению напр жени  транзисторов с толстым слоем диэлектрика под затвором (паразитных транзисторов) равно отношению толщин слоев диэлектриков. Дл  изготавливаемых в насто щее врем  интегральных схем на МДП-транзисторах это отношение приближаетс  к 10. Поэтому, подава  небольшое напр жение смещени  1-2 в, можно получить значительное увеличение порогового напр жени  паразитных транзисторов при незначительном увеличении этого параметра дл 

остальных транзисторов.

Например, подава  на подложку напр жение 2 в, получим Af/nop.TOHK. -0,95 в при толщине тонкого окисла й(ок. тонк. 1800 А, At/пор.толст. - 7,0 в при толщине толстого

о

окисла rfoK толст 13000 А, концентраци  носителей yv 1015см-з(,85 в).

Предмет изобретени 

Claims (3)

1.Способ защиты интегральных схем от вли ни  паразитных транзисторов, отличающийс  тем, что, с целью упрощени  способа,

на подложку схем относительно шины земли подают посто нное напр жение.

2.Способ по п. 1, отличающийс  тем, что дл  схем с /j-канальными транзисторами подают положительное напр жение.

3. Способ но п. 1, отличающийс  тем, что дл  схем с tt-канальными транзисторами подают отрицательное напр жение.

11Ь

11(13)

12

Фиг.2

11(15)

VCM

12

Ри.г.Б