SU398974A1 - УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ ГИСТЕРЕЗИСНЫХ - Google Patents

Description

1

Изобретение относитс  .к вьгчвслет&льной теХННке.

Известны устройства дл  моделврованч  гистерезионых характеристик, содержащие два коадпаратора, ди|ф ферекцирук щую -целоч ку, блоК спираии , запОМИИающие блаюи, инверторы , функциональные блоки ветвей, функциоиальный блок основной «ривой, логический блОК и 1выход;ной сумматор.

Предлол еННое устройство отличаетс  от изр .естиых TeiM, что « нем вход первого компара Ора , ОДШ1 :из входов двух з апоиминающих блоков и о:сношюй вход всех фун1кщ ойальных блочков соединены с .выходом первого источника входного оипнала, а выход второго источ-ника входного сигнала подключен через второй ко1Мпаратор к одному из управл ющих входов логического блока, второй управл ющий вход которого соединен с 1выходом первого компаратора , соединен-ного через дифференцирующую цепочку со входам блшса стйра-ни , по iКлюченного соответствующими выxoдa и к лругим входам запоминающих блоков, выход каждого из «оторых непосредственло и через соответствующий инвентар соединен с соотвег .твующим опорнЫМ входом соответствующео фуИКЦионального блока ветвей, выходы которых и выход фу.н-кционального блока основной кривой подключены через соответствующее входы логического блока ко входу выходного

2

:у.ММатора. Это позволило повысить точ1носгь моделировани  гистврезисных характерИСТ1И с.

Блок-с-хема устройства приведена -на чертеже .

Устройство содержит два компаратора / и 2, дифференцирующую цепоч:ку 3, блок стирани  4, за-поминающие блоки 5 и 6, инверторы 7 iH 8, функциональные блоки ;зетзей 9 и W, функциональный блок основной кривой //, логический блок 12 )i выходной сумматор 13.

В слуЧчЧе моделироваин  характеристик плм-агничнва .ни  устройство работает следующим образом. Так как аналоговые вычислительные .машины рещают дифференциальные уравненл , разрещен}1ыг относительно старщей производаюй , путем последовательного интегрировани , оказалось це тесообразны м прин ть при настройке функциональных блоков 9, 10 ц // потокооцепление if качестве аргумента, полапаемого на первый вход устройства. На ;вто Н

рои вход подаетс  производна   , на выходе устройства получаетс  ток i. В случае си.нусоидального изменени  ф на выходах компараторов 1 1)1 2 формируетс  пр моуголша  вол}ia . На вы-ходе компаратора / пол ршость волры мен етс  прп переходе через нуль значен п аргумента, на выходе компаратора 2 - при

;ереходе через нуль значени  производной от

ар,. В момент изменени  на выходе Компаратора / эна-ка .натр жени  на выходе дифференцнональной цепочки 3 но вл етс  импульс соответствующей пол рнасти. Этот импульс управл ет блокам 4, стирающим информацию с затоминающ их элементов блока 6 при имюульсе положительной пол рности и блока 5 - при имиульсе отрицательной пол рности . информации о-роизводитс  крат1коврбме«.но - /в .момент гарохождени  им Пуль-са , после чего запоминающие блоки 5 6 снова готовы к работе.

Амплнтуда напр жени  на запоминающих блоках 5 6 пропорциональна амплитуде входного сигнала. Иа заломинающем. блоке 5 фиксируетс  амплитуда з в положительный {юлупериод его изменени , иа заиоминающем блоке отрицательный.

Перед началом р аботы логические элементы логического блока 12 устанавливаютс  нмпзльсом «установка нул  .в :начальное положение , когда блоК подключает на вход сумматора 13 функциоиальный блок основдюй кривой //. После первой пере: 1ены знака произ„ .

«ОДНОЙ .г логическим элементом олока 12 отключаетс  функциональный блок основной К1ри1вой Ы л подготавливаетс  цепь дл  фун;кциональных блоков 9 ,н 10. Эта цепь остаетс  включенной на все в-рем  устройства . Второй элемент логического блока 12 подключает ко входу сумМатора 13 попеременно функциональные блоки 9 и 10 при каждой fjepeMBHe знака производной. В случае, когда аргумент  вл етс  колебательной функцией произвольной фОрмы, работа всех блоков аналогична описанной выше за исключением второго логического элемента 12. Так как этот элемент реагирует -на сумму нанр жепП на выходах компараторов / и 2, то при перо , d

мене знака производной

оез )|3 меиеи 1Я

dt

знака аргумента переключение логичеоки.м гле.ментом не происходит. Оно произойдет и момент такой же перемены з«ака производной

d

-гг г.осле изменени  пол рности аргумента |).

П з е д м е т и з о б р е т е н и  

Устройство дл  моделировани  гистерези. характеристик, содержащее два компаратора , дифференцирующую цепочку, блок стирани , запоми-нающие блоки, инверторы, функциональные блоки ;вет1вей, функциональный

блок основной кривой, логический блок и ВЫХОДНОЙ сумматор, отличающеес  тем, что, с целью повышени  точности моделировани  пистерезисных хар актеристик, в нем вход первого ко:мпаратора, один из входов двух запом)нающих блоков и основной вход всех функциональных блоков соединены с выходом первого источника входного сигнала, а выход второго источника входного сигнала подключен через второй компаратор к одному из управл ющих входов логического блока, второй управл ющий вход которого соедЕнен с выходом первого компаратора, соединенного через дифферечиирующую цепочку со входом блока стирани , подключенного соответствующими выходами к другим входам запомииающих блоков, выход каждого из которых непосредственно и через соответствующий инвертор соединен с соответствующим опорным входом соответствующего функционального блока ветвей, выходы которых и выход функциона тьного блока основной кривой подключены через соответствующие входы логического блока ко входу выходного суМьматора.