SU377887A1 - Г - Google Patents

Г

Info

Publication number
SU377887A1
SU377887A1 SU1607653A SU1607653A SU377887A1 SU 377887 A1 SU377887 A1 SU 377887A1 SU 1607653 A SU1607653 A SU 1607653A SU 1607653 A SU1607653 A SU 1607653A SU 377887 A1 SU377887 A1 SU 377887A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
gates
signal
input
trigger
Prior art date
Application number
SU1607653A
Other languages
English (en)
Inventor
Рынков Ф.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1607653A priority Critical patent/SU377887A1/ru
Application granted granted Critical
Publication of SU377887A1 publication Critical patent/SU377887A1/ru

Links

Landscapes

  • Dram (AREA)

Description

1
Изобретение относитс  к запоминающим устройствам электронных вычислительных машин.
Дл  повышени  быстродействи  цифровых вычислительных машин в них ввод т небольшое по объему запоминаюшее устройство на регистрах (РЗУ), в котором запасаетс  вс  информаци , необходима  дл  работы на ближайшее врем .
Известные регистровые запоминаюш,ие устройства содержат регистры- чейки пам ти с вентил ми записи и чтени , адресный регистр и дешифратор чтени , адресный регистр и дешифратор записи.
Однако такие устройства имеют сложную схему при сравнительно малом объеме пам ти , большое количество оборудовани .
Цель предлагаемого изобретени  - упрощение регистрового запоминающего устройства .
Дл  этого предлагаемое устройство содержит по числу регистров сигнальные триггеры, линии задержки и вентили разрешени  записи, выходы которых соединены со входами вентилей записи последующего регистра и через линию задержки с единичным входом соответствующего сигнального триггера, со входом соответствующего регистра и с нулевым входом сигнального триггера предыдущего регистра , нулевые выходы сигнальных триггеров соединены со входами соответствующих вентилей разрешени  записи, а -единичные выходы соединены со входами вентилей разрешени  записи последующего регистра. Такое выполнение РЗУ позвол ет исключить из его схемы адресные регистры и дешифраторы , сократить число вентилей вдвое (выходные вентили одного регистра выполн ют роль входных вентилей дл  следующего
регистра), полностью разв зывает вход и выход РЗУ и допускает одновременную запись и чтение, упрощает обращение к РЗУ, так как адрес записи и адрес чтени  посто нны. На чертеже схематично изображено предлагаемое регистровое запоминающее устройство. РЗУ содержит четыре регистра, но идентичное исполнение каждого регистра позвол ет наращивать пам ть на любое число регистров .
Входные шины РЗУ через вентили / подключены к регистру 2. Выходные щины регистра 2, в свою очередь, подключены к входным щинам регистра 3 через вентили 4. Аналогично соединены регистр 3 и 5 через вентили б и т. д. до регистра 7. Регистр 7 подключен к выходным вентил м 8. Схема содерл ит четыре (по числу регистров) сигнальных триггера 9-12 с вентил ми 13-16 разрешени  записи и лини ми задерл ки 17-20, и линию
21 задержки сигнала чтени .
На вентили 13, 15 разрешени  записи подана непрерывна  сери  синхронизирующих импуль .сов И1, а на вентили 14, 16 сери  синхроимпульсов И2. Серии синхроимпульсов сдвинуты по фазе.
РЗУ работает следующим образом.
В начальном состо нии все сигнальные триггеры 9-12 наход тс  в состо нии «О, а регистры 2, 3, 5, 7 сброшены. Записываемое в РЗУ число подаетс  на вход вентилей /. Одновременно на вентиль 13 подаетс  разрещающий потенциал «запись, который совместно с потенциалом нулевого выхода сигнального триггера 9 открывает вентиль 13 и пропускает на его выход синхронизирующий импульс ЯА Этот импульс разрещает через вентили 1 запись числа на регистр 2 и через линию задержки 17 запускает сигнальный триггер 9. Врем  запаздывани , обеспечиваемое линией задержки 17, должно быть достаточным, чтобы вентили / и регистр 2 успели сработать до переключени  сигнального триггера 9, но не больще, чем сдвиг но фазе между синхроимпульсами И1 и И2. После запуска сигнальный триггер 9 снимает разрешающий потенциал с вентил  13. До гашени  триггера 9 нова  запись в регистр 2 невозможна.
Запущенный сигнальный триггер 9 совместно с нулевым выходом сигнального триггера 10 открывает вентиль 14, и синхроимпульс И2 проходит на выход вентил  14. Под действием этого синхроимпульса срабатывают вентили 4, и число из регистра 2 «проваливаетс  в регистр .3. Этот же импульс через линию задержки запускает сигнальный триггер 10, который снимает разрешающий потенциал с вентил  14 и запрещает новую запись в регистр .3, гасит сигнальный триггер 9 и сбрасывает регистр 2, подготавлива  его дл  записи очередного числа.
Регистры 5, 7, вентили 15, 16 и сигнальные триггеры 11, 12 работают аналогично.
Каждый незаполненный регистр через свой вентиль разрешени  записи и сигнальный триггер стремитс  «выт нуть на себ  информацию из вышесто щего регистра, а заполненный регистр защищает себ  от новой записи, так что новое число остановитс  на регистре, расположенном выще. Таким способом обеспечиваетс  продвижение и уплотнение информации от входа к выходу без наползани  одного числа на другое.
Сигнал чтени  через вентили 8 считывает число из регистра 7 и, пройд  через линию задержки 21, гасит сигнальный триггер 12 и сбрасывает регистр 7, подготавлива  его дл  приема нового числа. Остальна  работа схемы така  же, как и при записи. Если хот  бы в одном регистре есть записанное число, оно продвинетс  в нижний регистр 7.
Из работы схемы видно, что вход и выход РЗУ полностью разв заны и допускают одновременную запись и чтение.
Предмет изобретени 
Регистровое запоминающее устройство с последовательной записью и считыванием, состо щее из регистров, соединенных через вентили записи, отличающеес  тем, что, с целью упрощени  устройства, оно содержит по числу
регистров сигнальные триггеры, линии задержки и вентили разрещени  записи, выходы которых соединены со входами вентилей записи последующего регистра и через линию задержки с единичным входом соответствующего сигнального триггера, со входом соответствующего регистра и с нулевым входом сигнального триггера предыдущего регистра, нулевые выходы сигнальных триггеров соединены со входами соответствующих вентилей разрещени  записи, а единичные выходы соединены со входами вентилей разрешени  записи последующего регистра.
7
S
Запись И1И
3
SU1607653A 1971-01-05 1971-01-05 Г SU377887A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1607653A SU377887A1 (ru) 1971-01-05 1971-01-05 Г

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1607653A SU377887A1 (ru) 1971-01-05 1971-01-05 Г

Publications (1)

Publication Number Publication Date
SU377887A1 true SU377887A1 (ru) 1973-04-17

Family

ID=20462873

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1607653A SU377887A1 (ru) 1971-01-05 1971-01-05 Г

Country Status (1)

Country Link
SU (1) SU377887A1 (ru)

Similar Documents

Publication Publication Date Title
US4183058A (en) Video store
GB1424107A (en) Method of and means for operating a dynamic semiconductor memory system
FR2084903A5 (ru)
SU377887A1 (ru) Г
US3158426A (en) Recording apparatus
JPS6146916B2 (ru)
GB1378199A (en) Memory register
US3815096A (en) Stacking store having overflow indication for the transmission of data in the chronological order of their appearance
SU484514A1 (ru) Устройство дл ввода информации
SU396704A1 (ru) Устройство для выбора такта в системах управления светофорной сигнализацией
SU750568A1 (ru) Буферное запоминающее устройство
SU410558A1 (ru)
SU450233A1 (ru) Запоминающее устройство
GB851418A (en) Improvements relating to digital computers
SU516021A1 (ru) Устройство дл компенсации механических качаний при оптико-механической развертке изображений
SU1474739A1 (ru) Динамическое запоминающее устройство
SU542245A1 (ru) Буферное запоминающее устройство
SU404127A1 (ru) Устройство для усиления и селекции сигналов
SU964649A1 (ru) Устройство дл сопр жени блоков пам ти
SU743030A1 (ru) Запоминающее устройство
SU468300A1 (ru) Устройство дл передачи цифровой информации
SU474000A1 (ru) Устройство вывода данных с запоминающего устройства
RU1803909C (ru) Устройство дл упор дочени массива чисел
SU1499436A1 (ru) Многоканальный генератор серий импульсов
SU410451A1 (ru)