SU377724A1 - METHOD FOR AUTOMATIC REGULATION OF SYSTEMS CONTAINING INTEGRATING LINKS - Google Patents
METHOD FOR AUTOMATIC REGULATION OF SYSTEMS CONTAINING INTEGRATING LINKSInfo
- Publication number
- SU377724A1 SU377724A1 SU1480552A SU1480552A SU377724A1 SU 377724 A1 SU377724 A1 SU 377724A1 SU 1480552 A SU1480552 A SU 1480552A SU 1480552 A SU1480552 A SU 1480552A SU 377724 A1 SU377724 A1 SU 377724A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- systems containing
- output
- automatic regulation
- input
- integrator
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
1one
Известны способы автоматического регулировани систем, содержащих -интегрирующее звено, заключающиес в том, что определ ют знаки сигналов на входе и выходе этого звена и фиксируют момент их несовпадени .Methods are known for automatically regulating systems containing an integrating link, which consists in determining the signs of the signals at the input and output of this link and fixing the moment of their mismatch.
Предлагаемый способ отличаетс тем, что в фиксированный момент времени на выходе интегрирующего звена формируют сигнал, соответствующий установивщемус состо нию объекта регулировани . Это позвол ет улучшить переходный процесс в системе, в частности повысить быстродействие.The proposed method is characterized in that at a fixed point in time, at the output of the integrator, a signal is generated that corresponds to the steady state of the control object. This makes it possible to improve the transient process in the system, in particular, to increase its speed.
На фиг. 1 изображена блок-схема системы пропорционально-интегрального регулировани ; на фиг. 2 - блок-схема астатической системы.FIG. 1 is a block diagram of a proportional-integral control system; in fig. 2 is a block diagram of an astatic system.
Система, приведенна на фиг. 1, содержит входную / и выходную 2 величины, устройство 3 сравнени , регул тор 4, пропорциональное звено 5, интегратор 6 ощибки (интегрирующее звено), сумматор 7, объект 8 регулировани и логическое устройство 9.The system shown in FIG. 1 contains input / and output 2 values, a comparison device 3, a controller 4, a proportional link 5, a fault integrator 6 (integrating link), an adder 7, an adjustment object 8 and a logic device 9.
Входна величина сравниваетс с выходной устройством 3. Разность этих величин (ошибка ) подаетс на вход регул тора, содержащего пропорциональное звено и интегратор ощибки , выходные величины которых складываютс в сумматоре и подаютс на вход объекта регулировани . К интегратору подключено логическое устройство 9 сравнени знаков ошибки двух соседних периодов опроса. При несовпадении знаков логическое устройство устанавливает на выходе интегратора величину, соответствующую установивщемус значению объекта регулировани .The input value is compared with the output device 3. The difference between these values (error) is fed to the input of the controller containing the proportional link and the error integrator, the output values of which are added to the adder and fed to the input of the control object. A logic device is connected to the integrator 9 comparing the error signs of two adjacent polling periods. If the characters do not match, the logical device sets, at the integrator's output, a value corresponding to the set value of the control object.
Система, приведенна на фиг. 2, содержит входную / и выходную 2 величины, устройство 3 сравнени , интегратор 6 ощибки, объект 8 регулировани и логическое устройство 9, Объект 8 вл етс интегрирующим звеном,The system shown in FIG. 2, contains input / and output 2 values, a comparison device 3, a fault integrator 6, an adjustment object 8 and a logic device 9. Object 8 is an integrating element,
установившеес значение которого соответствует его входному сигналу, равному нулю. Это обсто тельство позвол ет упростить алгоритм функционировани логического устройства , а именно, расключить элемент запоминани знака ошибки предыдущего момента опроса . В логическом устройстве достаточно одновременно сравнить знаки величин на входе и выходе интегратора ощибки и при несовпадении знаков сбросить интегратор в нуль.the steady value of which corresponds to its input signal equal to zero. This circumstance makes it possible to simplify the algorithm for the functioning of a logical device, namely, to switch off the element of storing the error sign of the previous polling moment. In a logical device, it is sufficient to simultaneously compare the signs of the values at the input and output of the integrator of the error and, if the characters do not match, reset the integrator to zero.
„„
Предмет изобретени Subject invention
Способ автоматического регулировани систем , содержащих интегрирующее звено, заключающийс в том, что определ ют знакиA method for automatically regulating systems containing an integrating element, comprising:
сигналов на входе и выходе этого звена и фиксируют момент их несовпадени , отличающийс тем, что, с целью повышени быстродействи , 3 фиксированный момент времени иа выходе интегрирующего звена формируют сигнал , соответствующий установивщемус состо нию объекта регулировани .The signals at the input and output of this link fix the moment of their mismatch, characterized in that, in order to increase speed, 3 fixed moment of time and at the output of the integrating link form a signal corresponding to the steady state of the control object.
/ 3/ 3
-Ч2Ь1-H2b1
8eight
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1480552A SU377724A1 (en) | 1970-09-21 | 1970-09-21 | METHOD FOR AUTOMATIC REGULATION OF SYSTEMS CONTAINING INTEGRATING LINKS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1480552A SU377724A1 (en) | 1970-09-21 | 1970-09-21 | METHOD FOR AUTOMATIC REGULATION OF SYSTEMS CONTAINING INTEGRATING LINKS |
Publications (1)
Publication Number | Publication Date |
---|---|
SU377724A1 true SU377724A1 (en) | 1973-04-17 |
Family
ID=20458028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1480552A SU377724A1 (en) | 1970-09-21 | 1970-09-21 | METHOD FOR AUTOMATIC REGULATION OF SYSTEMS CONTAINING INTEGRATING LINKS |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU377724A1 (en) |
-
1970
- 1970-09-21 SU SU1480552A patent/SU377724A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900005311A (en) | Interrupt Control Device | |
GB1327400A (en) | Control arrangement | |
MXPA94001092A (en) | A signal processing circuit and a method of delaying a binary periodic input signal. | |
SU377724A1 (en) | METHOD FOR AUTOMATIC REGULATION OF SYSTEMS CONTAINING INTEGRATING LINKS | |
SU832529A1 (en) | Control system | |
SU1394391A1 (en) | Device for regulating voltage of synchronous generator | |
SU1015353A1 (en) | Temperature adjusting method | |
SU140112A1 (en) | Method of correction of automatic control systems | |
SU469117A1 (en) | Device to compensate for the effect of limiting | |
SU859999A1 (en) | Relay control device | |
SU446022A1 (en) | Correction device for automatic control system | |
SU970319A1 (en) | Digital control system | |
SU128929A1 (en) | A method for automatically recognizing and deactivating one of the two concurrently operating identical automatic control systems | |
SU1005241A1 (en) | Electric power supply system | |
SU1179298A1 (en) | Digital combined regulator | |
SU363229A1 (en) | RESERVED DEVICE OF AUTOMATIC CONTROL SYSTEM | |
SU917332A1 (en) | Pulse-width modulator | |
SU476686A1 (en) | Trigger Failure Device | |
SU1019395A1 (en) | Automatic control system having non-linear regulator | |
SU444113A1 (en) | Device for ambient control parameters | |
JPH01279304A (en) | Integral proportion compensator for servo control system | |
SU463093A1 (en) | Method of compensating for interference in the input signal | |
SU980284A1 (en) | Switching device | |
SU460527A1 (en) | Regulator | |
SU481974A1 (en) | Device for limiting the current of the DC motor |