SU375676A1 - Запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств.

Известно запоминающее устройство, содержащее накопитель с подключенными к нему формировател ми токов считывани  и записи и двухкаскадными дифференциальными усилител ми считывани , в которых выход первого каскада соединен с первым входом второго каскада, выход каждого из усилителей подключен к входу соответствующей схемы стробировани , св занной с пороговой схемой, а между первым и вторым входами второго каскада усилител  включена лини  задержки.

Однако в известном устройстве при введении дополнительных разр дных щин уменьщаютс  полезна  площадь матриц и количество разр дов в числе, при этом уменьшаетс  вдвое количество запоминающих элементов, обслуживаемых одним усилителем считывани ; кроме того, в разр дных щинах возникают помехи, наводимые цеп ми токов считывани .

Предлагаемое устройство отличаетс  от известного тем, что оно содержит две дополнительные линии задержки в каждом разр де, вход первой из которых соединен с щиной считывани  и с одним входом соответствующего формировател  тока считывани , а выход - с другим входом этого формировател  и с управл ющим входом схемы стробировани .

втора  дополнительна  лини  задержки включена между выходом первого каскада и вторым входом второго каскада дифференциального усилител  считывани .

Это,позвол ет увеличить емкость и помехоустойчивость устройства.

На чертеже изображена блок-схема запоминающего устройства.

Устройство содержит формирователь / тока

считывани , формирователь 2 тока записи, накопитель 3, разр дный формирователь 4, первый каскад 5 дифференциального усилител  считывани , линию б задержки, второй каскад 7 дифференциального усилител  считывани , схему 8 стробировани , пороговую схему 9, первую дополнительную линию W задержки и вторую дополнительную линию 11 задержки . Вход 12 линии 10 задержки соединен с входом формировател  / тока считывани ,

а ее выход 13 - с входом 14 схемы 8 стробировани . Вход 15  вл етс  входом формировател  2 тока записи. Управл ющие импульсы поступают на входы 16 и 17 разр дного формировател  4, вход 17 св зан с выходом 18

пороговой схемы 9. Входы 19 первого каскада дифференциального усилител  соединены с выходами разр дного формировател  4, а его выход 20 соединен с первым входом 21 второго каскада дифференциального усилител .

Выход линии задержки 11 соединен с вторым

входом 22 второго каскада дифференциального усилител .

Устройство работает следующим образом. Импульс на входе 12 запускает формирователь / тока считывани  и одновременно поступает на вход линии задержки 10. Ток считывани  производит переключение запоминающих элементов в накопителе 3 и вызывает по вление сигнала и адресной помехи на входе 19 первого каскада усилител  считывани . Выбранные током считывани  запоминающие элементы переход т в нулевое состо ние с помощью тока смещени , поступающего в разр дную щину накопител  от разр дного формировател  4. После усилени  первым каскадом 5 сигнал и помеха по вл ютс  на первом входе 21 второго каскада дифференциального усилител  и одновременно на входе линии задержки 11, врем  задержки которой равно времени задержки линии 10 и незначительно превыщает длительность считанного сигнала. Так как импульс строба поступает на вход 14 схемы 8 стробировани  с выхода 13 линии задержки 10, то считанный сигнал, поступивщий с выхода 20 каскада 5, мину  линию //, не совпадает с импульсом строба и на выходе схемы стробировани  отсутствует.

Спуст  врем  задержки линии 10 формирователь 1 тока считывани  запускаетс  вторично . Считанный сигнал нул  и адресна  помеха по вл ютс  на входе 21 второго каскада дифференциального усилител  считывани . Так как времена задержки линий 10 и 11 равны, то на входе 22 второго каскада считанный сигнал по витс  одновременно с сигналом считывани  нул , воздействующим на вход 21 второго каскада. Поскольку сигнал считывани  ранее записанной информации и сигнал считывани  нул  снимаютс  с одного и того же запоминающего элемента, который возбуждалс  при первом и втором актах считывани  идентичными импульсами тока, то эти сигналы содержат аддитивные помехи одинаковой величины, которые аннулируютс  на выходе второго каскада усилител  считывани . Надежность работы устройства не нарущаетс  при наличии помех, многократно преБыщающих считанный сигнал.

Если с запоминающего элемента при первом считывании считана единица, то на выходе второго каскада 7 по вл етс  сигнал, амплитуда которого равна разности амплитуд сигналов единицы и нул . В случае считывани  нулевого сигнала на выходе каскада 7 напр жение сигнала отсутствует. Так как в устройстве происходит устранение аддитивной адресной помехи без применени  дополнительных разр дных щин, то это позвол ет увеличить вдвое объем запоминающего устройства за счет подключени  к усилителю считывани  накопител  с удвоенным количеством чисел . Дл  вычитани  помех достаточно, чтобы они были равны при первом и втором актах считывани . Так как помехи от подвод щих проводов остаютс  посто нными при выборе фиксированного адреса, то они также уничтожаютс  во втором каскаде 7 усилител  считывани .

В момент по влени  сигналов считывани  на вход 14 схемы стробировани  проходит импульс строба, обеспечивающий прохождение сигнала на вход пороговой схемы 9.

В случае считывани  единицы выходной сигнал схемы стробировани  превыщает порог срабатывани  пороговой схемы 9 и поступает на выход 18 устройства. Запись считанного нул  в запоминающем элементе производитс  путем запуска формировател  2 записи импульсом на входе 15 при наличии на выходе разр дного формировател  4 тока смещени . Запись единицы осуществл етс  при совпадении импульса тока от формировател  2 и импульса пол рности, противоположной току смещени , от формировател  4. Лини  6 задержки восстанавливает посто нную составл ющую считанного сигнала. Первый каскад дифференциального усилител  считывани  ослабл ет помеху, котора  вызвана импульсом разр дного тока записи и сопровождает считанный сигнал.

Предмет изобретени 

Запоминающее устройство, содержащее накопитель с подключенными к нему формировател ми токов считывани  и записи и двухкаскадными дифференциальными усилител ми считывани , в которых выход первого каскада соединен с первым входом второго каскада , выход каждого из усилителей подключен к входу соответствующей схемы стробировани , св занной с пороговой схемой, а между

первым и вторым входами второго каскада усилител  включена лини  задержки, отличающеес  тем, что, с целью увеличени  емкости и помехоустойчивости устройства, оно содержит две дополнительные линии задержки

в каждом разр де, вход первой из которых соединен с щиной считывани  и с одним входом соответствующего формировател  тока считывани , а выход - с другим входом этого формировател  и с управл ющим входом схемы стробировани , втора  дополнительна  лини  задержки включена между выходом первого каскада и вторым входом второго каскада дифференциального усилител  считывани .