SU347755A1 - DEVICE FOR ENTERING AND TRANSFORMING DIGITAL INFORMATION - Google Patents
DEVICE FOR ENTERING AND TRANSFORMING DIGITAL INFORMATIONInfo
- Publication number
- SU347755A1 SU347755A1 SU1486815A SU1486815A SU347755A1 SU 347755 A1 SU347755 A1 SU 347755A1 SU 1486815 A SU1486815 A SU 1486815A SU 1486815 A SU1486815 A SU 1486815A SU 347755 A1 SU347755 A1 SU 347755A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- entering
- digital information
- code
- register
- input
- Prior art date
Links
- 230000001131 transforming Effects 0.000 title 1
- 241001442055 Vipera berus Species 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000875 corresponding Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Description
Изобретение относитс к области вычислительной техники и предназначено дл ввода цифровой информации в двоично-дес тичном коде в ЦВМ с преобразованием ее в двоичной код.The invention relates to the field of computer technology and is intended for inputting digital information in a binary-decimal code in a digital computer with its conversion into a binary code.
Известно устройство дл нреобразованил двоично-дес тичного кода в двоичный код, содерлсащее входной и выходной регистры н одноразр дный сумматор, на входы которого двоично-дес тичный код подаетс со сдвигом на один и на три разр да; преобразование выполн етс , таким образом, последовательно по разр дам.A device for converting a binary-decimal code into a binary code containing input and output registers on a one-bit adder, to the inputs of which the binary-decimal code is fed with a shift by one and three bits, is known; the conversion is performed in this way sequentially by bit.
Предложенное устройство отличаетс те.м, что выход каждого г-го разр да входного регистра через соответствующий вентиль второй группы соединен с входом г-го разр да выходного регистра, а выход последнего через соответствующий вентиль первой группы - с входами (i+l)-ro и (t+3)-ro разр дов сумматора .The proposed device is different in that the output of each g-th bit of the input register through the corresponding gate of the second group is connected to the input of the g-th bit of the output register, and the output of the last through the corresponding gate of the first group - to the inputs (i + l) - ro and (t + 3) -ro bits of the adder.
Это позвол ет повысить быстродействие устройства .This makes it possible to increase the speed of the device.
Схема устройства показана на чертеже.Diagram of the device shown in the drawing.
Устройство содержит шины 1-4 дл подачи двоично-дес тичного кода, шину 5 дл подачи синхроимпульсов, схему 6 коммутации, входные вентили 7, сумматор 8, вентили первой группы 9, выходной регистр W, входной регистр //, элемент 12 задержки, вентили второй группы 13, выходные вентили 14. 1-стройство работает следующим образом. На шины /-4 поступает двоично-дес тичный код вводимой цифры. Синхроимпульс, подающий на вход схемы 6 коммутации, открывает входные вентили 7, и код цифры подаетс в младшие разр ды сумматора 8. Тем же синхроимпульсом открываютс вентили первой группы 9, и на входы сумматора 8 поступает 1И1формаци с выходного регистра 10. Перед вводом числа регистр 10 сбрасываетс в нулевое состо ние и при вводе первой (старшей ) цифры, т. е. в первом такте, код цифры,The device comprises buses 1-4 for supplying a binary-decimal code, bus 5 for supplying clock pulses, switching circuit 6, input valves 7, adder 8, valves of the first group 9, output register W, input register //, delay element 12, valves the second group 13, the output valves 14. 1-device works as follows. The I / 4 bus receives the binary digit code of the digit entered. The clock pulse, which supplies the input of switching circuit 6, opens the input valves 7, and the digit code is fed to the lower bits of the adder 8. The same clock pulse opens the valves of the first group 9, and the inputs of the adder 8 receive the information from the output register 10. Before entering the number, register 10 is reset to the zero state and when entering the first (most significant) digit, i.e. in the first measure, the digit code,
постуиившей иа шины /-4, складываетс с нул ми. Результат суммировани заноситс во входной регистр //. Как только прекращаетс действие синхроимпульса (а, следовательно , и кода цифры на шинах 1-4), сиги ал с эле.мента 12 задержки открывает вентили второй группы 13 и результат первого суммировани из сумматора 8 через регистр 11 переписываетс в выходной регистр 10.the stitched busbar / -4, stacked with zeroes. The result of the sum is entered in the input register //. As soon as the clock pulse stops (and, consequently, the digit code on buses 1–4), the signal from delay element 12 opens the valves of the second group 13 and the result of the first summation from adder 8 through register 11 is rewritten into output register 10.
Поступление на шины 1-4 кода следующейReceipt on tires 1-4 code next
цифры (а на шину 5 - следующего синхроимпульса ) свидетельствует о том, что предыдуща цифра вводимого числа имеет более вы сокий пор док, чем вводима .the digits (and on bus 5, the next sync pulse) indicates that the previous digit of the number entered has a higher order than the number entered.
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884624220A Addition SU1610326A2 (en) | 1988-12-22 | 1988-12-22 | Apparatus for measuring parameters of steam-gas medium |
Publications (1)
Publication Number | Publication Date |
---|---|
SU347755A1 true SU347755A1 (en) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3675001A (en) | Fast adder for multi-number additions | |
US4683548A (en) | Binary MOS ripple-carry parallel adder/subtracter and adder/subtracter stage suitable therefor | |
SU347755A1 (en) | DEVICE FOR ENTERING AND TRANSFORMING DIGITAL INFORMATION | |
US4845728A (en) | VLSI binary updown counter | |
SU278222A1 (en) | TWO-TERM SUMMATOR WITH CROSS-TRANSFER | |
SU260962A1 (en) | DEVICE FOR TRANSFORMING BINARY-DECIMAL NUMBERS TO BINARY | |
SU251617A1 (en) | REGISTER OF SHIFT | |
SU343307A1 (en) | SHIFT REGISTER | |
SU807276A1 (en) | Adding device | |
SU1149243A1 (en) | Reversible binary code-to-binary coded decimal code translator | |
SU357561A1 (en) | DEVICE FOR MULTIPLICATION | |
SU356642A1 (en) | BINARY CODE CONVERTER TO BINARY DECIMAL | |
SU1072040A1 (en) | Device for dividing binary numbers by coefficient | |
SU1649537A1 (en) | Multiplier | |
SU341034A1 (en) | SINGLE DISCHARGE AMOUNT BY MODULE TO | |
SU723567A1 (en) | Binary-decimal- to-binary code converter | |
SU1751751A1 (en) | Device for calculating square root from sum of squarers | |
SU242490A1 (en) | DEVICE FOR CONVERTING NUMBERS | |
RU2248094C2 (en) | Device for transforming numbers from decimal to binary notation scale | |
SU1341633A1 (en) | Serial adder | |
SU598070A1 (en) | Function computing arrangement | |
SU1427361A1 (en) | Multiplication device | |
SU1476487A1 (en) | Digital net computer node | |
SU494744A1 (en) | Binary decimal to binary converter | |
RU2069009C1 (en) | Adding device |