SU343261A1 - Программный распределитель импульсов - Google Patents

Программный распределитель импульсов

Info

Publication number
SU343261A1
SU343261A1 SU1341524A SU1341524A SU343261A1 SU 343261 A1 SU343261 A1 SU 343261A1 SU 1341524 A SU1341524 A SU 1341524A SU 1341524 A SU1341524 A SU 1341524A SU 343261 A1 SU343261 A1 SU 343261A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
circuits
pulses
output
inputs
Prior art date
Application number
SU1341524A
Other languages
English (en)
Original Assignee
С. С. Своеступов, А. К. Олейниченко , Л. В. Максимов
Publication of SU343261A1 publication Critical patent/SU343261A1/ru

Links

Description

Изобретение относитс  к области телеметрии и может быть использовано в коммутирующих устройствах вычислительной и измерительной техники.
Известны программные распределители импульсов , содержащие счетчик и подключенные к нему логические  чейки, св занные между собой по пиромидальной схеме.
Однако в известных устройствах длительность выходных импульсов заранее определ етс  схемой и может быть изменена только способом смены частоты следовани  входных импульсов.
С целью управлени  длительностью выходных импульсов при посто нной частоте их следовани  в предлагаемом устройстве логические  чейки выполнены на логических схемах «НЕ, «ИЛИ и «И, причем калсда  из схем «ИЕ, включенных на двух входах логической  чейки, подключена своим выходом ко входу «ИЛИ, на другой вход которой подключен выход пр мого (обратного) кода соответствующего разр да счетчика, выходы обеих схем «ИЛИ подключены ко входам двух схем «И, другие входы которых объединены и соединены с выходом одной из схем «И логической  чейки предыдущей ступени пирамиды, кроме того, входы каждой логической  чейки объединены другой схемой «ИЛИ, выход которой подключен к аналогичному входу логической  чейки предыдущей ступени пирамиды, а ко входам логических  чеек, образующих основание пирамиды, подключены выходы блока программ.
На чертеже представлена функциональна  блок-схема предлагаемого устройства.
Устройство содержит счетчик / на триггерах /1-/3, к которому подключены логические  чейки 2-4, св занные между собой по
пирамидальной схеме и содержащие логические схемы «НЕ 5-9, схемы «И 10-14 и схемы «ИЛИ 15-21. Блок программ, включающий  чейки пам ти 22 и подключенный к ним распределитель импульсов 23, соединен
непосредственно со схемами логической  чейки 2 (перва  ступень пирамидальной схемы) и через схемы «ИЛИ /5 и 18 - с остальными ступен ми пирамидальной схемы.
Ири возникновении на всех выходах устройства импульсов одинаковой длительности с  чейки пам ти 22 блока программ подан высокий потенциал на схемы «НЕ 5 н 6, схемы «И 10 и }} и схему «ИЛИ 15 всех  чеек 2 первой ступени, а также на схемы «НЕ 7 и
5 и схему «ИЛИ 18 всех  чеек 3 второй ступени и на схему «НЕ 9 и схему «И 14  чейки 4 третьей ступени. На логические схемы второй и третьей ступени высокий потенциал подаетс  через соответствующие схемы
кого потенциала схемы «И 10, 11 и 14 по одному из входов этих схем закрыт. На выходе схем «НЕ 5-9 образуетс  низкий потенциал, который обеспечивает управление работой схем «И по входам пирамидальной схемы, св занным с соответствующими выходами триггеров li-/3- Схема «И 14 управл етс  по входу, св занному с выходами триггера /3, а схема «И 12 и 13 управл етс  одновременно по входу, св занному с выходами триггера /2 через схемы «ИЛИ 19 и 20 соответственно , и по входу, св занному с выходами триггера /а через схему «И 14. Аналогично управл етс  схема «И 10 и 11 по входам пирамидальной схемы, соединенным с выходами триггеров /1-/3.
На выходах схем «И  чеек 2 первой ступени возникают импульсы, разделенные во времени и в пространстве и определ емые совпадением высоких потенциалов по всем трем входам, соединенным с выходами триггеров /1-/3 счетчика /.
Дл  изменени  длительности импульсов, получаемых на одном или нескольких выходах схем «И 10 и 11, используетс  блок программ. При увеличении длительности импульса , возникающего на выходе схемы «И //, на схему «НЕ 5, схему «И 10 и схему «ИЛИ 16 -первой  чейки 2 первой ступени подают низкий потенциал, а на схему «НЕ 6, схему «И 11 и схему «ИЛИ 16 - высокий потенциал, при этом измен етс  работа только в первой  чейки 2 первой ступени. Во всех остальных  чейках работа схемы проходит аналогично описанной выше. В первой  чейке 2 на выходе схемы «И 10 импульсы не возникают, так как один из ее входов всегда находитс  под низким потенциалом. На входе схемы «НЕ 5 образуетс  высокий потенциал, который действует через схему «ИЛИ 17 на схему «И 11 посто нно, независимо от потенциала с выхода триггера 11. Работа схемы «И // определ етс  сигналами, поступающими с выхода схемы «И 12, котора  управл етс  Потенциалами с триггеров Iz и /з. Так
как длительность импульсов, поступающих на вход, св занный с триггером Iz, отличаетс  от длительности импульсов, поступающих на вход, св занный с триггером Л, то на выходе схемы «И 11 возникают импульсы щире, чем имнульсы на других выходах устройства. Частота повторени  импульсов останетс  без изменений. Расширение длительности импульсов с выхода схемы «И 11 происходит за
счет выключени  соседней схемы «И 10.
Таким образом, задава  определенную программу , можно измен ть частоту следовани  импульсов, отключить те или иные схемы «И, измен ть длительность выходных импульсов
при посто нной частоте их следовани  и мен ть пор док возникновени  импульсов по входам.
Предмет изобретени 
Программный распределитель импульсов, содержащий счетчик и подключенные к нему логические  чейки, св занные между собой по пирамидальной схеме, отличающийс  тем,
что, с целью управлени  длительностью выходных импульсов при посто нной частоте их следовани , логические  чейки выполнены на логических схемах «НЕ, «ИЛИ и «И, причем кажда  из схем «НЕ, включенных на
двух входах логической  чейки, подключена своим выходом ко входу схемы «ИЛИ, на другой вход которой подключен выход пр мого (обратного) кода соответствующего разр да счетчика, выходы обеих схем «ИЛИ
подключены ко входам двух схем «И, другие входы которых объединены и соединены с выходом одной из схем «И логической  чейки предыдущей ступени пирамиды , кроме того, входы каждой логической
 чейки объединены другой схемой «ИЛИ, выход которой подключен к аналогичному входу логической  чейки предыдущей ступени пирамиды , а ко входам логических  чеек, образующих основание пирамиды, подключены
выходы блока программ.
Вь/хои
j
SU1341524A Программный распределитель импульсов SU343261A1 (ru)

Publications (1)

Publication Number Publication Date
SU343261A1 true SU343261A1 (ru)

Family

ID=

Similar Documents

Publication Publication Date Title
US4037089A (en) Integrated programmable logic array
US4401903A (en) MOS Decoder circuit
US3536936A (en) Clock generator
SU343261A1 (ru) Программный распределитель импульсов
US3593032A (en) Mosfet static shift register
US4231024A (en) Device for a digital arithmetic processing apparatus
US3348069A (en) Reversible shift register with simultaneous reception and transfer of information byeach stage
US4918657A (en) Semiconductor memory device provided with an improved precharge and enable control circuit
SU270806A1 (ru) ПАТЕЙТМО- .^п*^ T^JiaffECUAfi ^^БИБЛИОТЕКАР. П. Базилевич
US6493831B1 (en) Timer circuits for a microcomputer
SU413620A1 (ru)
SU714650A1 (ru) Кольцевой счетчик
SU387524A1 (ru) Распределитель импульсов
SU447845A1 (ru) Делитель частоты на потенциальных элементах
ES332476A1 (es) Un dispositivo de memoria o almacenaje de datos.
SU616626A1 (ru) Устройство дл управлени разверткой электронно-лучевой трубки
SU432496A1 (ru) Параллельный сумматор накапливающего типа со сквозным переносом
SU430369A1 (ru) Генератор псевдослучайных сигналов
SU514418A1 (ru) Счетный двухтактный триггер
RU2030115C1 (ru) Электронный ключ кода морзе
SU364109A1 (ru) Распределитель импульсов на потенциальных элед1ентах
SU738177A1 (ru) Счетчик на кольцевом регистре
SU458100A1 (ru) Реверсивный счетчик
SU1274151A1 (ru) Счетчик с накоплением
SU209846A1 (ru) Счетчик импульсов