SU302001A1 - - Google Patents

Info

Publication number
SU302001A1
SU302001A1 SU1345863A SU1345863A SU302001A1 SU 302001 A1 SU302001 A1 SU 302001A1 SU 1345863 A SU1345863 A SU 1345863A SU 1345863 A SU1345863 A SU 1345863A SU 302001 A1 SU302001 A1 SU 302001A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
block
devices
Prior art date
Application number
SU1345863A
Other languages
Russian (ru)
Inventor
И. В. Берг В. М. Вальков В. И. Хлебников И. И. Мешечкин Г. Ф. Федотов Е. И. Жуков О. С. Горбачев Ю. А. Чугунов Ф. Г. Старое
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1345863A priority Critical patent/SU302001A1/ru
Application granted granted Critical
Publication of SU302001A1 publication Critical patent/SU302001A1/ru

Links

Description

ЦЕНТРАЛЬНЬГЙ ВЫЧИСЛИТЕЛЬ ДЛЯ УПРАВЛЯЮЩИХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМCENTRAL CALCULATOR FOR CONTROL COMPUTER SYSTEMS

Изобретение относитс  к области вычислительной техники.This invention relates to the field of computing.

Известны центральные вычислители дл  уиравл ющих вычислительных систем, содержащие арифметическое устройство, блок управлени  вычислителем, блок иам ти чисел и команд, буферные с.хемы цифровых в.ходов и выходов дл  св зи с устройствами ввода- вывода.There are known central computers for arrays of computing systems containing an arithmetic unit, a calculator control unit, blocks of these numbers and instructions, and buffer digital circuit diagrams of outputs and outputs for communication with input / output devices.

Недостатком известных вычислителей  вл етс  то, что буферные схемы цифровых входов и выходов не  вл ютс  универсальны.ми, а предназначены дл  св зи с конкретными устройствами ввода или вывода. При необходимости иметь широкий набор средств ввода-вывода к центральному вычислителю приходитс  иодключать дополиительный блок управлени  вводом-выводом, расположенный вне вычислител , что приводит к увеличению оборудовани .A disadvantage of the known calculators is that the buffer circuits of the digital inputs and outputs are not universal, but are designed to communicate with specific input or output devices. If you need to have a wide range of I / O facilities to the central computer, you must connect an additional I / O control unit located outside the computer, which leads to an increase in equipment.

Цель нзобретепи  - новьпиение уипверсальности центрального вычислител  но отноН1еии10 к тииу ннетнних устройств, в том чнсле другим вычислител м, цифровым и аналогивым каналам, внешним накопител м; удобство комплектовани  управл ющи.х комплексов и систе.м обработки данных на базе централ1)11ого вычислител , экономи  электронного оборудовани .The goal of the inventor is to introduce the versatility of the central computationally relative 10 to the tiu of external devices, including other computers, digital and analogue channels, external storage devices; the convenience of completing control systems and data processing systems based on central 11th calculator, saving electronic equipment.

Дл  этого в предлагаемый центральный вычислитель введен блок управлени  вводом- выводом, в котором дешифратор признака внешних устройств и дешифратор зон подключаемых групп устройств соединены с регистром кода операций и адреса блока управлеии  неарифметическими операци ми и счетчиком текущего адреса пам ти, подключенными к регистру адреса блока иам ти, выходной регистр блока пам ти через вентили и регистр обмена информацией блока управлени  вводом-выводом соединен с выводами входных регистров блоков управлени  внешних устройств , выводы выходиых регистров которых через смеситель, регистр обмена и вентили блока управлеии  вводом-выводом подключены к входному регистру блока па-м ти.To do this, an input / output control unit is introduced into the proposed central computer, in which the decoder of the external device and the decoder of the zones of the connected device groups are connected to the register of the operation code and the address of the control unit by non-arithmetic operations and the current address counter of the memory connected to the address register of the unit ti, the output register of the memory unit through the gates and the information exchange register of the I / O control unit are connected to the terminals of the input registers of the external device control units in, which pin output registers through the mixer, the register exchange unit and valves upravleii input-output connected to the input register pas m whith block.

На чертел е нриведена упрошенна  блоксхема предлагаемого вычислител  с блоком управлегш  вводом-выводом.The drawing shows a simplified block scheme of the proposed calculator with a controllable I / O block.

Блок 1 иеарифметических операций, определ юнип последовательность работы остальных блоков центрального вычпслнтел , соединеи с арнфметпческн.м устройством 2. онерирующи .м над чис,1ами, иостунаюшими нз блока 3 пам ти. Дл  контрол  нранпльпости работы вычисл1ггел  служит нульт 4 уиравлснн  блок 5 контрол , подключенный к арнфметнческому устройству и блоку иеарифметпческпх операций. С регистром 6 кода и адресаBlock 1 of the arithmetic operations, determining the unip the sequence of operation of the remaining blocks of the central subdivision unit, connecting with the arithmetical device 2. They operate on the numbers, 1, and 3 in memory block 3. To control the operation of the computational device, use the control panel 4 of the control unit 5, which is connected to the power supply unit and the unit of electronic operations. With register 6 codes and addresses

блока неарифметических оиерац1и1 еоедниеиы дешифратор 7 ириишка виеипюго veTpoiieTp.a, усилители 8 адреса и деи1И{|)ратор 9 :soii. Де шифратор иризиа са виегииего устроГ1СТва через вентиль 10, управл емый имиульсом «вывод из блока неарифметических оне)аций, иодключеи к схемам 11 -13 уиравленн  виень иих устройств вв1вода, а через веитиль 14, уиравл емви импульсом «ввод - к схемам 15-17 уиравлеии  внешних устройств ввода. Дешифратор зон и усилители адреса соединены с дешифраторами 18-23 автоиомных блоков уиравлепи  внеиишх устройств. При облгепе между центральным вычислителем и виеи1ним устройством вывода из выходного регистра 24 блока пам ти через веитиль 25, уиравл емый имиульсом «вывод, информаци  ностуиает иа регистр 26 обмена блока 27 унравлени  вводом-выводом, соединенный со входными регистрами 28-30 виеиших устройств вывода. Выходные регистры 31-33 устройств ввода подключепы к норазр дпо ту смесителю 34 блока унравлени  вводом-выводом , соедииеииому с регистром обмена, ко10рый через вентиль 35, управл емый импульсом «ввод, иодключен к входному регистру 36 б.тока пам ти. Формирователи 37--39 ответов виеиших устройств вывода и формирователи 40-42 ответов виеии1их устройств ввода нрн монтаже унравл юнхего комнлекса нодк.почаютс  либо к смесител м 43 и 44, соединенным с обидим смесителем 45 ответов блока уиравлеии  вводом-выводом в случае быстродействуюи 1,их виешиих устройств, либо к регистру 46 прерываний блока 47 ирерывапи  программ. Блок прерываний и обии-5Й смеситель соединены с блоком иеарнфметических операций. При обмеие ииформадией с накопител ми и нечатаюи1ими устройствами сиихронизируюш,ие импульсы со схем 48-50 сиихронизации поступают в счетчик 51 текущего адреса, соединеннЕдй с регистром 52 адреса блока нам ти. Счетчик текущего адреса подключен к входному регистру блока иам ти, с которого поступает начальный адрес  чейки пам ти, и с блоком иеарифметических операций, который выдает имиульс сброса ио окончании обмеиа информацией между центральным вычислителем и впещни.м пакоиителем или печатающим устройством . Блок неарифметических операций определ ет цоследовательность работы остальных блоков центрального вычислител  в соответствии с командами, выдаваемыми блоком пам ти. Арифметическое устройство оиерирует иад числами, поступаюн1,ими из блока пам ти, и передает результаты арифметических операций обратпо в блок пам ти ВЕЛЧИСлител . Дл  коитрол  нравильиости работы вычислител  и задани  режи.мов его работы служит блок коитрол  и пульт управлепи .a block of non-arithmetical oiects 1 and 1 decoder 7 irishka vieypyugo veTpoiieTp.a, amplifiers 8 addresses and dei1I {|) rator 9: soii. The de-encryptor irizi sa saigia his device via a valve 10, controlled by an immobilizer “output from a block of non-arithmetic ones”, and keys to circuits 11–13 and a second input device, and through a power 14, with a pulse “input to circuits 15-17 The drivers for external input devices. The zone decoder and address amplifiers are connected to the decoder of 18-23 auto-ohm blocks of uiravlepi external devices. In the regional mode, between the central computer and the output device from the output register 24 of the memory block through the network 25, supported by the immobilized output, information is sent from the exchange register 26 of the I / O control unit 27, connected to the input registers 28–30 of the highest output devices. The output registers 31–33 of the input device connectors to the socket of the mixer 34 of the I / O control unit, which is connected to the exchange register via a gate 35 controlled by an input pulse and connected to the input register of 36 memory currents. The shapers 37--39 answers of the highest output devices and shapers 40-42 answers of the third input devices mounted to the assembly of the node.connect to the mixers 43 and 44, connected with the mixer 45 of the response of the equation block by the input-output in the case of fast response 1, their upper devices, or to a register 46 interrupt block 47 and interrupt programs. The interrupt unit and the OBI-5Y mixer are connected to an arithmetic operation unit. When communicating with accumulators and non-working devices, they synchronize, and pulses from the 48-50 synchronization circuits go to the counter 51 of the current address connected to the register 52 of the address block for us. The current address counter is connected to the input register of the block of data, from which the initial address of the memory cell is received, and with the block of arithmetic operations, which gives the reset emulsion and the end of the exchange of information between the central computer and the packed packet or printer. The block of non-arithmetic operations determines the sequence of operation of the remaining blocks of the central calculator in accordance with the commands issued by the memory block. The arithmetic unit operates the iad with numbers, received by them, from the memory block, and transmits the results of the arithmetic operations back to the WELCH memory unit. For coitrol like work calculator and setting the mode. My work is a coitrol unit and remote control.

импульс «ввод или и.миульс «вывод ii заинсимости от того, к устройству ввода или выиода нронзподптс  o6paHieiiHe. )ес11с1 1 часть регистра кода и адреса иостуиает на дешифратор нризнака виенп их устройств и дешифратор зон внешних устройств, а остальна  часть адреса через усилители блока уиравлеии  вводом-выводом иередаетс  иеносредственно иа дешифраторы автопомиых блоковthe impulse “input or imumus” output ii of suspicion from that to the input or output device of the nronzpodts o6paHieiiHe. ) ec11c1 1 part of the register of the code and address is located on the decoder of the identification of its devices and the decoder of external device zones, and the remaining part of the address is input-output and is transmitted to the direct decoder

уцравлеии  виешних устройств. Включение в состав блока унравле 1и  вводом-выводом дешифратора призиака виешних устройств позвол ет подключить к це1ггралыюму вычислителю любые тииы вненшнх устройств, нмпульсы обраи1,ени  на кот() подаютс  через вентили, уиравл емые имнульсами «ввод и «вывод, и дешифратор нризнака вне1нних устройств , и сократить объем электронного оборудовани  дешифраторов виепщих устройств.Legacy devices. The inclusion in the block of 1 and the input-output of the descrambler of the priziak of your devices allows you to connect any type of external device to the computer's calculator, and the pulses that go to the cat () are fed through gates, which are received by the input and output circuits, which are used by the diagrams of the input and output circuits, and the diagrams are supplied to the diagrams by the diagrams of the input diagrams and the num- ber lines that are supplied by the multiplicates and input circuits. and reduce the amount of electronic equipment of decoder devices.

Наличие в блоке унравлени  вводом-выводом дешифратора зон виенших устро11ств обеспечивает терр ггорпальное разделение BHCHJних устройств но группам, сокрани1  количество св зей между нентра.тьным вычис.чнтелем и вне1ннимн устройствами. После выдачи адреса и импульса обраи1енн  нронзводнтс  обмен информацие дгежду внешним устройство .м и цептральиым вычислителем, нричем , если внен1иее устройство  вл етс  вводным ио отношенню к вычислителю, то информаци  из его выходного регистра через Hopa;jр дный смеситель блока управлени  вводом- выводом, регистр обмеиа и вентили, унравл емые имиульсом «ввод поступает во входнойThe presence in the control unit of the input-output of the decoder of the zones of the lower devices provides for the territorial separation of the BHCHJ of the devices but into groups, the number of connections between the central computational device and the external devices is kept. After issuing the address and pulse, an exchange of information between the external device and the electronic calculator is performed, but if the external device is an input to the calculator, then the information from its output register through the Hopa intermediate mixer of the input-output control unit, the register obemiya and gates, immovlyaemymi imiulsom "input enters the input

регистр блока па.м ти. Если виегинее ycTpoiiство  вл етс  выводным, то информаци  из выходного регистра блока пам ти через вентили , управл емые импульсом «вывод, поступает в регистр обмепа управленн register block pa.m ty. If the pinpoint ycTpoii is output, then the information from the output register of the memory unit through the gates controlled by the pulse "output, enters the register of control

вводом-выводом, а оттуда во входной регистр в 1ешиего устройства. По окончании обмеиа информацией между внешним устройством и цецтральиым вычислителем (юрмирователь импульса ответа выдает сигнал окончани  работы устройства. В случае быстродействующих внешиих устройств импульсы ответа подаютс  па смесители ответов устройств ввода и вывода блока управлени  вводом-выводом , уиравл емвьх соответственно импульса .ми «ввод и «вывод, а с них через общий смеситель в блок неарифметических оиераций. В случае медлеииых виешних устройств импульсы ответа подаютс  в регистр прерываний блока ирерываии  программ, распредел ющий мап1инное врем  между медленными виещии.ми устройствами. Переключение импульсов ответа к смесптелю или блоку прерываш-И программ легко может быть осуществлепо при монтаже уиравл юще системы.input-output, and from there to the input register to the next device. At the end of the exchange of information between the external device and the calculator of the response (the response impulse output unit generates a device operation termination signal. In the case of high-speed external devices, response impulses are supplied to the input and output control unit's response mixers, which are respectively impulses. "Output, and from them through a common mixer to the block of non-arithmetic operations. In the case of slower devices, response pulses are fed to the interrupt register of the block and interrupt and mm, distributing the mapping time between slow externally connected devices. Switching the response pulses to the ssptetel or block of interrupted programs can be easily accomplished when installing a control system.

При ииформацией между цеитрал ;иы .м вычислителем и вненцшми накопител ми (магнитные ле1ггы, барабаны и т. д.) и печатаюи ,ими устройствами, синхронизирующие и.мнульсы от них поступают в счетчик текуиз выходного регистра олока пам ти начальный адрес  чейки блока пам ти. Счетчик текущего адреса при иоступленин синхронизирующего импульса паращивает текунщй адрес и передает его в регистр адреса пам ти. ТаКИМ образом, производитс  обмен информацией между центральным вычислителем и внешним устройством с частотой синхронизирующих импульсов последпего. Последний синхронизирующий импульс  вл етс  импульсом конца обмена, сбрасывающим через блок неарифметических операций счетчик текун;его адреса.With the information between the zeitral, iy .m calculator and external accumulators (magnetic pulses, drums, etc.) and printing, they synchronize them and their pulses into the current output counter of the memory memory register, the initial address of the memory cell block. ti. The current address counter on arrival of a clock pulse parasitizes the current address and transmits it to the memory address register. In this way, information is exchanged between the central computer and the external device with the frequency of the following clock pulses. The last clock pulse is the end-of-exchange pulse, which resets the current-time counter through the block of non-arithmetic operations.

Такое построение схемы блока управлени  вводом-выводом позвол ет совместить устройства св зи центрального вычислител  с внещними накопител ми и печатающими устройствами и устройства св зи вычислител  с аналоговыми и цифровыми датчиками производственных и технологических процессов, что повыщает универсальность процессора и облегчает компоновку управл ющих комплексов , а также позвол ет уменьшить объем оборудовани , необходимого дл  св зи централь ого процессора с внешними устройствами, за счет помещени  в блоке лишь тех схем, которые  вл ютс  общими дл  всех пненнн1х устройств.Such a construction of the I / O control block allows the central computer to communicate with external storage and printing devices and the computer with analog and digital sensors of industrial and technological processes, which increases the versatility of the processor and facilitates the layout of the control complexes, and It also allows reducing the amount of equipment required for communication of the central processor with external devices by placing in the unit only those circuits The latter are common to all devices.

Предмет изобретени Subject invention

Центральны вычислнтель дл  управл ющнх вычислительных систем, содержащий арифметическое устройство, блок управлени  неарнфметическими операци ми, блок пам ти чисел и команд, блок прерывани  программ , блок контрол , пульт управлени  и коптрол , отличающийс  тем, что, с целью расширени  функциональных возможностей и упрощени  коиструкции, в него включен блок управлени  вводом-выводом, в котором дешифратор иризнака внешних устройств и дешифратор зон подключаемых групп устройств соединеиы с регистром кода операций и адреса блока управлепи  иеарифметическими операци ми и счетчиком текущего адреса пам ти , подключенными к регистру адреса блока пам ти, выходиой регистр блока пам ти через вентили и регистр обмена информацией блока уиравлени  вводом-выводом соединен с выводами входных регистров блоков управлени  внешних устройств, выводы выходных регистров которых через смеситель, регистр обмеиа и вентнли блока управлени  вводом- выводом подключены к входному регистру блока пам ти.A central computing unit for control computing systems comprising an arithmetic unit, a control unit for non-arithmetic operations, a block of numbers and instructions, a program interruption unit, a control unit, a control unit, and a control unit, in order to extend the functionality and simplify the co-operation , it includes an I / O control unit, in which the decoder and external device identifiers and the decoder of the zones of the connected device groups are connected to the register of the operation code and the address of the control unit The arithmetic operations and the current memory address counter connected to the memory block address register, the output memory block register through gates and the information exchange register of the I / O control block are connected to the input registers of the external control units, the output registers of which through the mixer, the memory register and the ventnli of the I / O control unit are connected to the input register of the memory unit.

SU1345863A 1969-07-07 1969-07-07 SU302001A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1345863A SU302001A1 (en) 1969-07-07 1969-07-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1345863A SU302001A1 (en) 1969-07-07 1969-07-07

Publications (1)

Publication Number Publication Date
SU302001A1 true SU302001A1 (en) 1973-10-26

Family

ID=20446496

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1345863A SU302001A1 (en) 1969-07-07 1969-07-07

Country Status (1)

Country Link
SU (1) SU302001A1 (en)

Similar Documents

Publication Publication Date Title
US4591973A (en) Input/output system and method for digital computers
GB1195268A (en) A Computer System
KR900007680B1 (en) Input/output control system
GB1357028A (en) Data exchanges system
SU302001A1 (en)
US20040015615A1 (en) Method for performing data transfer of KVM switch
US5671434A (en) Microprocessor controlled apparatus
KR900007571B1 (en) Interface controll circuit for lcd display
GB2211325A (en) DMA controller
EP0473279B1 (en) Communication control apparatus for computing systems
SU1434446A1 (en) Information output device
SU842790A1 (en) Number comparing device
US3403384A (en) Computer controlled output tape batching arrangement
SU951316A1 (en) Device for computer system switching
US4916601A (en) Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function
SU377807A1 (en) DEVICE FOR SOLVING SYSTEMS OF ORDINARY DIFFERENTIAL EQUATIONS
SU857965A1 (en) Subscriber's post
SU736085A1 (en) Device for interfacing subscriber's station with digital computer
SU1508281A1 (en) Memory system for selective replacement of memory unit cells
SU968804A1 (en) Device for determining extremum numbers
SU1742813A1 (en) Data processor
EP0264740A2 (en) Time partitioned bus arrangement
SU746492A1 (en) Switching device for computing system
SU1675896A1 (en) Device for information changing of computer and peripherals
SU932484A1 (en) Number comparing device