SU264821A1 - Однотактный реверсивный двоичный счетчик - Google Patents
Однотактный реверсивный двоичный счетчикInfo
- Publication number
- SU264821A1 SU264821A1 SU1282114A SU1282114A SU264821A1 SU 264821 A1 SU264821 A1 SU 264821A1 SU 1282114 A SU1282114 A SU 1282114A SU 1282114 A SU1282114 A SU 1282114A SU 264821 A1 SU264821 A1 SU 264821A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse
- winding
- counter
- output
- core
- Prior art date
Links
- 238000004804 winding Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002441 reversible Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001172 regenerating Effects 0.000 description 1
- 239000000700 tracer Substances 0.000 description 1
Description
Изобретение относитс к области вычислительной техники и быть использовано в измерительной и счетно-решающей технике. Известен однотактный реверсивный двойчный счетчик, содержащий транзисторы, резисторы и сердечники с пр моугольной петлей гистерезиса (ППГ) и с непр моугольной петлей гистерезиса (НПГ). Известен также способ выполнени логических операций на магнитотранзисторных элементах, при реализации которого магнитотранзисторные схемы не генерируют имлульсы помехи при установке нул . Однако этот счетчик формирует импульс помехи «а выходе при установке нул . Целью изобретени вл етс устранение импульса помехи на выходе счетчика при установке нул без сн ти напр жени питани . Сущность изобретени заключаетс в том, что формирование выходного импульса в счетчике осуществл етс блокин;г-геаератором иа импульсном трансформаторе, а запоминание входной информации и запрет обеспечиваютс запоминающим трансформатором, обмотка которого включена в базовую цепь транзистора. Это достигаетс введением на импульсный траисфор1матор дополнительной коллекторной обдютки, котора последовательно соединена с коллекторной обмоткой запоминающего трансформатора, и подключением базовой обмотки импульсного трансформатора через резистор к базе выходного транзистора, что позвол ет при сохранении всех достоинств известной схемы реверсивного двоичного счетчика исключить возникновение импульса помехи на выходе счетчика при его установке в исходное состо ние. Свойство счетчика не формировать импульс помехи при его установке в исходное нулевое состо ние вл етс весьма существенным, так как дл исключени формировани импульса помехи на выходе счетчика часто необходимо примен ть дополнительные схемные решени или коммутировать источник питани , что требует установки дополнительного оборудовани . На чертеже показана .принципиальна схема счетчика. Схема содержит сердечник / с ППГ с обмотками 2-7 (запоминающий трансформатор ), сердечник 8 с непр моугольной петлей гистерезиса (НПГ) с обмотками 9-12 (импульсный трансформатор), транзисторы 13 и 14 и резисторы 15-17. В исходном состо нии после включени источника питани состо ние сердечника / произвольное. После иодачи импульса «Сброс в об.мотку 5 сердечник 1 устанавливаетс в «О. С приходом первого счетного
импульса сердечник перемагничиваетс из нулевого состо ни в единичное, при этом запрещающий транзистор 13 открываетс и, наход сь в режиме насыщени , щунтирует отрицательный импульс, возникающий по заднему фронту входного имлульса в базовой обмотке 12, который стремитс включить выходной транзистор 14. При поступлении на вход второго счетного импульса в сердечнике 1 подтверждаетс «1, ио импульс в обмотке 6, амплитуда которого определ етс непр моугольностью сердечника «1, не насыщает транзистор 13, и к моменту по влени открывающего импульса в обмотке 12 транзистор 14 включаетс .
При включении транзистора 14 происходит регенеративный процесс, в результате которого сердечник / переходит в состо ние «О за счет пол , создаваемого коллекторным током транзистора по обмотке 4.
Обмотка 7 предназначена дл ввода параллельного кода, а обмотки 2, 9-дл осуществлени реверса.
Характерной особенностью работы схемы вл етс неучастие в форМировании выходного импульса сердечника 1 с ППГ, вследствие чего при записи или считывании входной информации с сердечника / на выходе счетчика импульс отсутствует.
Предмет изобретени
Однотактный реверсивный двоичный счетчик , выполненный на запоминающем и импульсном трансформаторах с последовательно включенными входными и реверсивными обмотками , резисторах и транзисторах, коллектор одного из которых подсоединен к базе другого, например, выходного транзистора, а
база через резистор подключена к обмотке запоминающего трансформатора, отличающийс тем, что, с целью устранени импульса -помехи на выходе счетчика при установке нул без сн ти напр жени питани , импульсный трансформатор содержит дополнительную обмотку, котора последовательно соединена с коллекторной обмоткой запоминающего трансформатора, а его базова обмотка через резистор подключена к базе
выходного транзистора.
-- -1В 1
/5-.-х
Publications (1)
Publication Number | Publication Date |
---|---|
SU264821A1 true SU264821A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3027547A (en) | Magnetic core circuits | |
SU264821A1 (ru) | Однотактный реверсивный двоичный счетчик | |
US3075084A (en) | Magnetic core counting circuit | |
US3074052A (en) | Magnetic core delay circuit for use in digital computers | |
US3646531A (en) | Magnetic core signal discrimination method | |
US3200382A (en) | Regenerative switching circuit | |
RU2030094C1 (ru) | Энергонезависимая ячейка памяти | |
US3151317A (en) | Magnetic stepping circuit | |
Lawrence Jr | Recent developments in very-high-speed magnetic storage techniques | |
SU411519A1 (ru) | ||
SU276518A1 (ru) | Магнитный дискриминатор знака | |
GB861926A (en) | Parallel adders for binary numbers | |
SU222039A1 (ru) | Однотактный реверсивный двоичный счетчик | |
SU321953A1 (ru) | Магнитный делитель частоты | |
SU653616A1 (ru) | Устройство дл проверки кода на четность | |
US3058098A (en) | Magnetic core circuits for binary coded information handling | |
SU208347A1 (ru) | Ферритовый логический элемент | |
SU360692A1 (ru) | Устройство перезаписи информации для ферритового сердечника | |
US2963689A (en) | Input buffer for a magnetic step counter | |
SU126914A1 (ru) | Триггер на ферро-транзисторных чейках | |
US2951237A (en) | Magnetic device | |
SU378957A1 (ru) | Блок памяти на дйнисторах | |
GB780884A (en) | Improvements in counting circuits | |
RU2034397C1 (ru) | Энергонезависимая ячейка памяти | |
RU2250555C1 (ru) | Триггерное устройство |