SU511581A1 - Устройство дл ввода данных в управл ющую цифровую вычислительную машину от объектов - Google Patents

Устройство дл ввода данных в управл ющую цифровую вычислительную машину от объектов

Info

Publication number
SU511581A1
SU511581A1 SU2052444A SU2052444A SU511581A1 SU 511581 A1 SU511581 A1 SU 511581A1 SU 2052444 A SU2052444 A SU 2052444A SU 2052444 A SU2052444 A SU 2052444A SU 511581 A1 SU511581 A1 SU 511581A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
windings
control
series
Prior art date
Application number
SU2052444A
Other languages
English (en)
Inventor
Алексей Павлович Гульденбальк
Владимир Григорьевич Колосов
Нинель Иосифовна Колосова
Виктор Федорович Мелехин
Вадим Васильевич Талдыкин
Original Assignee
Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина filed Critical Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина
Priority to SU2052444A priority Critical patent/SU511581A1/ru
Application granted granted Critical
Publication of SU511581A1 publication Critical patent/SU511581A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

Изобретение относитс  к вычислительной технике и предназначено дл  передачи иифро- вой информации в цифровую вычислительную машину (иВМ) от объекта при условии, что информаци  представлена в цифровом , причем каждому двоичному элементу кода на объекте соответствует состо ние контакта либо наличие (отсутствие) посто нного тока в соответствующей линии св зи. Известны устройства дл  ввода данных в ЦВМ, содержащие импульсные трансформатор регистров, обмотки записи которых через ре« зисторы подключены к соответствующим нсточникам сигналов вводимых данных, эле менты ИЛИ и задержки, блок усилени , дешифратор номера канала св зи. В известных устройствах решена задача гальванической разв зки источников сигиалов в ЦВМ. Одно из таких устройств содержит в ка адом разр де конденсатор, диод, трансформатор, резистор и элемент И и об- шие дл  всех разр дов генератор импульсов элемент ИЛИ, инвертор и источник напр  жени . Устройство обеспечивает ввод информации в ЦВМ от одного переключател  в каждом разр де. Если источников сигналов в разр де несколько, то требуетс  такое же количество устройств, а выходы одноименных разр дов этих устройств объе. дин ют через дополнительные элементы ИЛИ .; . Целью изобретени  ЯЕУ1 е1ч;  повышение экономичности и надежности устройства. Достигаетс  она тем, что в предлагаемом устройстве обмотки считывани  импу ьсн1 1Х трансформаторов каждого регистра соединены последовательно и подключены к соот1 егствуюшим выходам дешифратора номера кл. нала св зи, обмотки начальной установки импульсных трансформаторов соединены iio следовательно и подключены входом к управл ющему входу устройства и выходом - ко входу первого элемента задержки, шахпд ные обмотки импульсных транс4 ормлторов одноименных разр дов регистров..соединоны последовательно и подключены к соответствующим входом блока усилени , выход к торого соединен с информациониг-гм входом управл ющей цифровой вычислительной :-t/i« шины, выход первого элемента задержки соединен сапернымвходом олемекта ИЛИ и с6 входом второго элемента задержки, выход которого соединен со вторым входом элемента ИЛИ и с управл ющим входом блока усилени ,. выход элемента ИЛИ под кдючен к управл ющему входу дещифратора номера канала св зи, вход которого подключен к информационному входу устройства Это позвол ет иметь одну общую цепь воспроизведенийдл  всех каналов приема информации с единственным блоком усилени  ЧИСЛО усилителей воспроизведени  которого , определ етс  только числом разр дов вводИ мой информации. Устройство характеризуетс  высокой пом хозащищенностью каналов св зи управл ю щей ЦВМ с объектом управлени , что позвол ет применить его в услови х промыш ленной эксплуатации в непосредственной близости от объекта управлени , На фиг. 1 дана схема описываемого устг ройства; на фиг. 2 - диаграммы импульсов, (ПОЯСНЯЮЩИХ его работу. ( i- « з, д. с, в ( J - стробирующий выходной обмотке, стр импульс. Устройство содержит регист 1ы 1, число которых соотве7ствует каналов ввода Каждый регистр 1 содержит импульсные трансформаторы 2 на магнитных сердечниках с пр моугольной петлей гисч-ерезиса (ППР) с обмотками записи 3, считывани  4 начальной установки 5 и выходными 6. Об« мотки 3 записи включены в цепи, содержа щие резисторы 7, контакты 8, отображающие ЬводимьиЧ код; и источник 9 посто нно го напр жени . Обмотки 4 считывани  каждого регистра 1 включены последовательно в соответствующую выходную цепь дешифрв тора 1О номера канала св зи. Вход цеп , содержащей последовательно соединенные обмотки 5 начальной установки трансформаторов 2, св зан с управл ющим входом 11 устройства, вьтход этой цепи подключен к элементу 12 задержки, которого св зан со входом элемента 13 задержки и через элемент 14 ИЛИ с управл ющим входом (считывани ) дещифратора 10. Выход элемента 13 задержки св зан с управ- л к)шим (стробирующим) входом блока 15 усилени , а также через элемент 14 ИЛИ со йходом считывани  дещифратора 10. Выходные обмотки 6 трансформаторов 2, соответствующих одному разр ду вводимо-- го сло , соединены последовательно и под ключены к соответствующему входу блока 15 усилени , выход которого соединен с информационным входом ЦВМ 16. На вход 17 устройства подаетс  код номера канала св зи (номера регистра 1). На вход дешифратора 1О со входа 1 / устройства поступает код номера регистра 1 (соответственно номера канала св зи), а на вход 11 сигнал начальной установки i . Импульс тока начальной установки намагничивает сердечники всех трансформатсв ров 2 условно вверх, а также поступает на вход элемента- 12 задержки, который на врем  Т задерживает импульс, С выхода элемента 12 задержки импульс поступает Hi; вход элемента 13 задержки, а также через элемент 14 ИЛИ производит считывание дещифратора 10. При этом на выходе деши4 - ратора 10, соответствующем введенному номеру регистра, по вл етс  импульс считы- вани , которь Й намагничивает все сердечни-ки соответствующего регистра 1, условно вниз. Через определенное врем  задержки i- импульсом с выхода элегч1ента 13 за держки через элемент 14 ИЛИ производи1х;  повторное считывание дешифратора 1О, одноврек енно подаетс  импульс па стробпрующий вход блока 15 усилени . К моменту t повторного счнть ва)1и  Bh.iDinaiaioro гистра сердечники т.:а)сфо1).-  тор01} остальных регистров намс гпичеи.) нве|)х, а п вь бранном регистре i-e се,1дечаики, ъ ooNiOTках 3 aoniscH которых па о-1)ьзк& рог-лепп ирютекал ток , оудут и :1магпичены вверх , ссталы ые ceijaeiiiiiKii этого регистра остаЕ утс  памагничепньнии вниз. При дейсгвип BTOpoio импульса сигплг ани , поступающего в Kfo.xienT в|-) мени t сер дечникн выбранного регист1 а, littMarHnMeniHiU вве-рх, перемагн11Ч1ш ты;  вниз. В соответствующих выходш.гх обмо1к«х 6 , . при этом наволитс  сигнал 1, который поступает и« гзход блока 1ГЗ усилени  и до-лее в ЦВМ 16. В обмотках G сердечпиков, }ia KOTOpbie по обмотка ч1 3 записи во врС м  Т не действошал ток j, , наводитс  лишь неболь иа  э, д. с. помехи, соотиетст- вуюша  перемагпичи1з, по пологому участку петли гистерезиса с(здечпика, п)едв - рительно намагниченного вниз riepFM.iM импульсом считыва.чи  t . Э. д. с, иумпхи воспринимаетс  усилителем как сигип.. (). Если во врем  второго считывани  { t I } измен етс  код, поступаю1и,пй во входные обмотки других (не 1,ыбранных, и cnenorvj телыю, не считьшаем1..х) (Оегистроп 1 ти под действием поступивших токо  1 соответствующие сердечники трансформаторо:. 2 будут перемагничиЕ1атьс  по полот ому участку петли гистерезиса, так кок все ,ii
были намагничены вверх импулЕ сом на чальной установки. Помехи, наводимые при
этом в выходной цепи, имеют сравнительно
малую величину и не нарушают работу усилителей блока 15.

Claims (1)

  1. Формула изобретени 
    Устройство дл  ввода данных в управл Ю1дую цифровую вычислительную машину от эбъектов, содержащее импульсные трансфор 1аторы регистров, обмотки записи которых lepea резисторы подключены к соответствуюцим источникам сигналов вводимых данных, шементы ИЛИ и задержки, блок усилени , (вшифратор номера канала св зи, о т л И а ю ш е е с   тем, что, с целью повы-. 1ени  экономичности и надежности устройтва , в нем обмотки считывани  импульс-ых трансформаторов каждого регистра соеде ны последовательно и подключены к со™ тветствующим выходам дешифратора номе
    ра канала св зи, обмотки начальной установки импульсных трансформаторов соедине ны последовательно и подключены входом к управл ющему входу устройства и выхО дом - ко входу первого элемента задержки, выходные обмотки импульсных трансформаторов одноименных разр дов регистров соед нены последовательно и подключены к соответствующим входам блока усилени , вы-« ход которого соединен с информационным входом управл ющей цифровой вычислительной мащины, выход первого элемента задержки соединен с первым входом элемента ИЛИ. и со входом второго элемента задержки , выход которого соединен со вторым входом элемента ИЛИ и с управл ющим входом блока усилени , выход элеме1 таИЛИ подключен к управл ющему входу дещифратора номера канала св зи, вход которого подключен к ин4юрмационному входу устройства .
    Фыг..1
    --j;53- - -.
    . .
    511581
    «7
    i
    .2
SU2052444A 1974-08-14 1974-08-14 Устройство дл ввода данных в управл ющую цифровую вычислительную машину от объектов SU511581A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2052444A SU511581A1 (ru) 1974-08-14 1974-08-14 Устройство дл ввода данных в управл ющую цифровую вычислительную машину от объектов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2052444A SU511581A1 (ru) 1974-08-14 1974-08-14 Устройство дл ввода данных в управл ющую цифровую вычислительную машину от объектов

Publications (1)

Publication Number Publication Date
SU511581A1 true SU511581A1 (ru) 1976-04-25

Family

ID=20593723

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2052444A SU511581A1 (ru) 1974-08-14 1974-08-14 Устройство дл ввода данных в управл ющую цифровую вычислительную машину от объектов

Country Status (1)

Country Link
SU (1) SU511581A1 (ru)

Similar Documents

Publication Publication Date Title
US2805409A (en) Magnetic core devices
GB760028A (en) Improvements in or relating to information transfer systems
GB712015A (en) Improvements in and relating to magnetic scaling or counting circuits
GB797736A (en) Electrical switching circuits
GB788352A (en) Improvements in and relating to electric signal storage devices and apparatus
GB871632A (en) Matrix storage device
SU511581A1 (ru) Устройство дл ввода данных в управл ющую цифровую вычислительную машину от объектов
US2933563A (en) Signal translating circuit
US3007140A (en) Storage apparatus
US3164824A (en) Encoding and storage apparatus for traffic measuring
US3174137A (en) Electrical gating apparatus
GB984830A (en) Data storage system
GB1054784A (ru)
US3587070A (en) Memory arrangement having both magnetic-core and switching-device storage with a common address register
GB981908A (en) Improvements in or relating to circuit arrangements for determining the free state or the busy state of the linksof a switching network
US3458724A (en) Digit driver system for a high-speed magnetic memory device
GB946569A (en) A matrix store
US3740481A (en) Sense line coupling structures circuits for magnetic memory device
USRE26572E (en) Baldwin, jr
US3015092A (en) Plate memory and magnetic material
GB819368A (en) Improvements in or relating to electric pulse circuits
US3566377A (en) Magnetic core scanning circuitry
James et al. The design of a 4096-word one-microsecond magnetic film store
US3434128A (en) Coincident current memory
US3436750A (en) Write and read circuit arrangement for a magnetic storage with magnetizable cores