SU653616A1 - Устройство дл проверки кода на четность - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах адресовани  подвижных объектов установок непрерывного транспорта.

Известно устройство дл  проверки кода на четность, содержащее регистр, схемы И, ИЛИ 1.

В данном устройстве имеетс  промежуточный запоминающий регистр на статических триггерах с вентил ми на входе. Причем при наличии внещнего запоминающего устройства дл  запоминани  кода в этом регистре нет необходимости; более того, его наличие, кроме дополнительных аппаратурных затрат, приводит к увеличению времени контрол .

При реализации устройства на ферриттранзисторных элементах требуютс  значительные затраты обрудовани .

Из известных устройств наиболее близким по технической сущности к изобретению  вл етс  устройство, описанное в 2.

Это устройство содержит в каждом разр де , кроме первого, четыре феррит-транзисторных элемента и два феррит-транзисторных элемента в первом разр де, причем информационные входы феррит- транзисторных элементов соединены с соответствующими информационными входами устройства, а первые входы считывани  подключены к тактовому входу устройства.

Все сердечники пронизаны одной и той же шиной опроса.

При подаче сигнала в шину опроса происходит перемагничивание всех сердечников, на выходных обмотках которых наводитс  напр жение. Если количество единиц в коде четное (нечетное), то на щине «чет («нечет) наведетс  напр жение, завис щее от количества разр дов и напр жени , снимаемого с одной выходной обмотки сердечника, а на шине «нечет («чет) наведетс  напр жение , завис щее от напр жени , снимаемого с другой выходной обмотки того же сердечника и от количества разр дов. Если снимаемые с выходных обмоток напр жени  равны, то на выходе «нечет («чет) последнего разр да произойдет запирание разв зывающего диода и будет записана «Ь в выходной сердечник, соответствующий «четности («нечетности). Однако, вследствие разброса параметров сердечников, обмоток и диодов, снимаемые напр жени  не равны. Поэтому может произойти искажение результата проверки. Кроме того, в таком устройстве используютс  кроме разр дных, выходные сердечники и большое количество разв зывающих диодов. Недостатком его  вл етс  также то, что ВВ.ОД провер емой информации должен осуществл тьс  1 парофазном коде. А это, как правило, требует применени  дополнительных устройств. Целью насто щего изобретени   вл етс  упрощение и повышение надежности устройства . Поставленна  цель достигаетс  тем, что управл ющий вход устройства соединен со вторыми входами считывани  феррит-транзисторных элементов первого разр да, выходы которых подключены ко вторым входам считывани  соответственно первого и второго , третьего и четвертого феррит-транзисторных элементов второго разр да, выходы первого и четвертого, выходы второго и третьего феррит-транзисторных элементов каждого предыдущего разр да, начина  со второго, объединены и подключены к объединенным вторым входам считывани  соответственно первого и второго, третьего и четвертого феррит-транзисторных элементов каждого последующего разр да, объединенные выходы первого и четвертого, второго и третьего феррит-транзисторных элементов последнего разр да подключены соответственно к выходу сигнала четности и выходу сигнала нечетности устройства. На фиг. 1 представлена функциональна  схема устройства дл  проверки кода на четность , выполненного на феррит-транзисторных элементах, на фиг. 2 - схема, обеспечивающа  ввод провер емой информации в пр мом коде. В устройстве каждый разр д кода, кроме первого, имеет четыре (две пар ) ферриттранзисторных элемента 1, 2 и 3, 4; в первом разр де имеютс  только два (одна пара) элемента 1 и 2, информационный вход 5 сигнала наличи  «1 в данном разр де провер емого кода, заведен на информационные входы (входы подготовки) элементов 2 и 4, информационный вход 6 сигнала наличи  «О соединен с информационными входами (входами подготовки) элементов 1 и 3. Выходы элементов 1 и 4 каждого разр да объединены, образу  выход «чет, а выходы элементов 2 и 3 того же разр да объединены образу  выход «нечет. Входы считывани  элементов 1 и 2 и входы считывани  элементов 3 и 4 каждого разр да объединены и образуют входы «чет и «нечет соответственно . На вход считывани  элементов 1 и 2 первого разр да заведен управл ющий вход 7 дл  опроса. Выходы элементов 1 и 4 последнего разр да подключены к выходу 8сигнала «четности, а выходы элементов 2 и 3 этого разр да подключены к выходу 9сигнала «нечетности. На входы считывани  всех элементов заведен тактовый вход 10 устройства. На фиг. 2 цифрой 11 обозначен другой тактовый вход устройства, а цифрой 12 - элемент коммутаций. Провер ема  информаци  подаетс  по информационным входам 5 или 6, причем если данный разр д кода содержит «1, то по входу 5 будет записана «1 в элементы 2 и 4. Если же данный разр д кода содержит «О, то по входу 6 будет записана «1 в элементы 1 и 3. На вход 7 подаетс  сигнал опроса. В зависимости от значени  кода в первом разр де, по витс  сигнал на выходе элементов 1 или 2, который считает одну из пар эле.ментов следующего разр да . В считанной паре элементов выходной сигнал по витс  также на выходе только одного элемента и так далее. Таким образом выходной сигнал по вл етс  на выходе только одного элемента каждого разр да и результирующий сигнал и провер емом коде по вл етс  также на одном из выходов 8 или 9, затем происходит очистка всех элементов . На фиг. 2 представлен пример реализации устройства, принимающего информацию только в пр мом коде. Дл  этого все эмиттеры феррит-транзисторных эле.ментов соединены вместе и заведены на выход элемента коммутации 12. К входу элемента коммутации 12 подключен тактовый вход 10, а к входу подготовки элементов 13 и входу гашени  элементов 2, 4 подключен тактовый вход 11 устройства. Вход 5 сигнала наличи  «1 в данном разр де провер емого кода, заведен на входы подготовки элементов 2 и 4, а также на входы гащени  элементов 1 и 3. Остальные св зи аналогичны св з м схемы, приведенной на фиг. 1. В первом такте (вход 11) происходит посто нна  запись «1 в элементы 1 и 3 и гашение инфор.мации в элементах 2 и 4, оставшейс  от предыдущего цикла проверки. В следующем такте подаетс  входна  ннформаци  по тем входам 5 разр дов провер емого кода, которые содержат «I и происходит подготовка эле.ментов 2 и 4 и гашение информации в элементах 1 и 3 соответствующих разр дов. В третьем такте на вход 7 подаетс  сигнал опроса и открываетс  элемент коммутации 12 на врем  большее времени считывани  всех элементов устройства . Эмиттеры феррит-транзисторных элементов получают через элем« нт 12 питание и происходит считывание одного из элементов каждого разр да в зависимости от значени  провер емого кода, аналогично, как описано дл  схемы, приведенной на фиг. 1. Таким образом, по вление выходного сигнала на выходе 8 или выходе 9 определ етс  только количеством единиц в провер емом коде (четное или нечетное) и не зависит от количества разр дов и параметров феррит-транзисторных элементов. Кроме того, в устройстве отсутствуют разв зывающие диоды и не требуетс  специальных выходных элементов. Варианты построени  устройства позвол ют осуществл ть прием информации как в парафазном, так и в пр мом двоичном коде, и характеризуютс  высоким быстродействием.

Claims (2)

1.Путинцев Н. Д. Аппаратный контроль управл ющих цифровых вычислительных мащин. «Советское радио, М., 1966, с. 70-73

2.Авторское свидетельство СССР № 159696, кл. G06 F 11/10, 1964.