SU1767511A1 - Device for data transmission and reception through two-wire communication line - Google Patents

Device for data transmission and reception through two-wire communication line Download PDF

Info

Publication number
SU1767511A1
SU1767511A1 SU894756070A SU4756070A SU1767511A1 SU 1767511 A1 SU1767511 A1 SU 1767511A1 SU 894756070 A SU894756070 A SU 894756070A SU 4756070 A SU4756070 A SU 4756070A SU 1767511 A1 SU1767511 A1 SU 1767511A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
voltage
converter
combined
Prior art date
Application number
SU894756070A
Other languages
Russian (ru)
Inventor
Станислав Викторович Балакин
Александр Сергеевич Сичовый
Original Assignee
Научно-производственное объединение "ЭНЕРГИЯ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-производственное объединение "ЭНЕРГИЯ" filed Critical Научно-производственное объединение "ЭНЕРГИЯ"
Priority to SU894756070A priority Critical patent/SU1767511A1/en
Application granted granted Critical
Publication of SU1767511A1 publication Critical patent/SU1767511A1/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к информационно-измерительной технике и может служить основой при построении систем сбора информации о работающих электропотребител х , рассредоточенных по электрической сети посто нного напр жени , использу  при этом общие проводники электропитани  в качестве канала передачи информации . Цель изобретени  - обеспечение передачи и приема n-разр дного кода по двухпроводной линии св зи посто нного тока, Устройство содержит на передающей стороне стабилизатор 1 напр жени , генератор 2 тока, источник 3 напр жени , преобразователь 4 параллельного кода в последовательный , формирователь 5 сообщени , делитель 6 напр жени , перелатчик 7, выполненный в виде преобразовател  напр жени  в сигналы посто нного тока, на приемной стороне преобразователь 8 последовательного кода в параллельный, стабилизатор 9 напр жени , источник 10 питани , приемник 11, выполненный в виде преобразовател  сигналов посто нного тока в напр жение, генератор 12 гока, усилитель 13 напр жени  и селектор 14 синхроимпульсов, перва  и втора  15 и 16 линии св зи. сл сThe invention relates to information-measuring technology and can serve as the basis for building systems for collecting information about working electrical consumers dispersed over a DC voltage network, using common power conductors as a channel for information transfer. The purpose of the invention is to provide transmission and reception of an n-bit code over a two-wire direct-current line, the device contains on the transmitting side a voltage regulator 1, a current generator 2, a voltage source 3, a parallel code converter 4 to a serial one, a message driver 5 , voltage divider 6, relay 7, made in the form of a voltage converter into DC signals, on the receiving side serial-to-parallel converter 8, voltage regulator 9, power supply 10 and receiver 11, formed as a signal transducer in the DC voltage generator 12 GOKa amplifier 13 voltage selector 14 and clock pulses, first and second lines 15 and 16 bond. cl

Description

Фие.1Phie.1

Изобретение относитс  к информационно-измерительной технике, в частности автоматизации измерительных систем и может служить основой при построении систем сбора информации о работающих электропотребител х, рассредоточенных по силовой электрической цепи посто нного напр жени . The invention relates to information-measuring technology, in particular, automation of measuring systems and can serve as the basis for building systems for collecting information about working power consumers dispersed throughout a constant voltage power circuit.

Цель изобретени  - обеспечение передачи и приема п-разр днрго кода по двухпроводной линии св зи пЬсто нного тока.The purpose of the invention is to provide transmission and reception of an n-bit dnego code over a two-wire link of current-free current.

На фиг. 1 и 2 представлены функциональна  и принципиальные схемы устройства , соответственно; на фиг. 3 и 4 - временные диаграммы работы формировател  сообщени  и селектора синхроимпульса , соответственно.FIG. 1 and 2 are functional and schematic diagrams of the device, respectively; in fig. 3 and 4 are timing charts of the message forcing and the sync pulse selector, respectively.

Устройство содержит на передающей стороне стабилизатор 1 напр жени , генератор тока 2, источник 3 информации, преобразователь 4 параллельного кода в последовательный, формирователь 5 сообщени , делитель 6 напр жени , передатчик 7, выполненный в виде преобразовател  напр жени  в сигналы посто нного тока, на приемной стороне преобразователь 8 последовательного кода в параллельный, стабилизатор напр жени  9, источник 10 питани , приемник 11, выполненный в виде преобразовател  сигналов посто нного тока в напр жение, генератор тока 12, усилитель 13 напр жени  и селектор 14 синхроимпульсов, 15 и 16 - перва  и втора  линии св зи.The device contains on the transmitter side voltage regulator 1, current generator 2, information source 3, parallel code to serial converter 4, message driver 5, voltage divider 6, transmitter 7, made in the form of a voltage converter into DC signals, serial-to-parallel converter 8, voltage stabilizer 9, power supply 10, receiver 11 made as a DC / DC converter, current generator 12, amplifier There are 13 voltages and a selector of 14 sync pulses, 15 and 16, the first and second lines of communication.

Формирователь 5 сообщени  содержит делитель частоты 17, инверторы 18, 19 и элементы И-НЕ 20, 21, 22 и 23.Shaper 5 message contains a frequency divider 17, inverters 18, 19 and the elements AND NOT 20, 21, 22 and 23.

Селектор 14 синхроимпульсов содержит инверторы 24, 25, 26 и 27, элементы И-НЕ 28,29 и 30, нагрузочные резисторы 31, 32, 33, 34 и 35, дазделительные диоды 36, -37, 38, 39 и 40, накопительные конденсаторы 41, 42, 43, 44 и 45.The selector 14 sync pulses contains inverters 24, 25, 26 and 27, elements AND-NOT 28.29 and 30, load resistors 31, 32, 33, 34 and 35, dividing diodes 36, -37, 38, 39 and 40, storage capacitors 41, 42, 43, 44 and 45.

Делитель 6 напр жени  содержит нагрузочные резисторы 46 и 47.Voltage divider 6 contains load resistors 46 and 47.

Преобразователь 7 напр жени  в сигналы посто нного тока содержит транзистор 48, дифференциальный усилитель 49, нагрузочные резисторы 50, 51 и 52 и потенциометр 53.The voltage converter 7 to DC signals includes a transistor 48, a differential amplifier 49, load resistors 50, 51 and 52 and a potentiometer 53.

Устройство работает следующим образом .The device works as follows.

Параллельный код с выхода источника 3 информации поступает на вход преобразовател  4 параллельного кода в последовательный , с первого и второго выходов которого на соответствующие входы формировател  5 сообщени  поступают последовательный код и частота синхронизации (см. код и ТИ,фиг. 3).The parallel code from the output of the information source 3 is fed to the input of the converter 4 of the parallel code into a serial one, from the first and second outputs of which the serial code and the synchronization frequency are received at the corresponding inputs of the message generator 5 (see code and TI, Fig. 3).

Частота синхронизации делитс  делителем 17 частоты (см. фиг. 2), затем логически перемножа сь с полученной частотой на элементе И-НЕ 20 формирует последовательность синхроимпульсов (см. СИ, фиг. 3). Затем СИ инвертируютс  на инверторе 18. После чего последовательность СИ и инвертированна  последовательность СИ поступают на соответствующие входы эле0 ментов И-НЁ 21 и 22, соответственно, дл  наполнени  синхроимпульсами последовательного кода, поступающего на информационный вход формировател  5 сообщени . Причем, элемент И-НЕ 21 служит дл  напол5 нени  СИ логической единицы передаваемого кода, а инвертор 19 и элемент И-НЕ 22 дл  наполнени  СИ логического нул  передаваемого кода (см. 1 и 0 фиг. 3). На эле- менте И-НЕ 23 формируетс The synchronization frequency is divided by the frequency divider 17 (see Fig. 2), then, logically multiplying with the received frequency on the AND-HEY element 20, it forms a sequence of clock pulses (see SI, Fig. 3). Then the SI is inverted on the inverter 18. Then the SI sequence and the inverted SI sequence are fed to the corresponding inputs of the AND-HHO elements 21 and 22, respectively, to fill the clock code with the information input of the imaging unit 5 of the message. Moreover, the element AND-NE 21 serves to fill the SI with a logical unit of the transmitted code, and the inverter 19 and the element AND-NE 22 to fill the SI with the logical zero of the transmitted code (see 1 and 0 of Fig. 3). On the element AND-NOT 23 is formed

0 синхронизированный последовательный код (см. код фиг. 3). СинхронизироЁанный последовательный код через делитель 6 напр жени  поступает на вход преобразовател  7 напр жени  в сигналы посто нного0 synchronized serial code (see code in FIG. 3). The synchronized serial code through the voltage divider 6 is fed to the input of the voltage converter 7 into the signals of a constant

5 тока. Преобразователь 7 напр жени  выполнен на основе дифференциального усилител  49, на пр мой вход которого через делитель 6 напр жени  подаетс  последовательный код, а инверсный вход подклю0 чен к цепи обратной св зи, образованной резисторами 50, 51, 52 и потенциометром 53, причем выход дифференциального усилител  49 подключен к базе выходного транзистора 48. Дифференциальный усилитель5 current. The voltage converter 7 is made on the basis of a differential amplifier 49, to the direct input of which through a voltage divider 6 is supplied a serial code, and an inverse input is connected to the feedback circuit formed by resistors 50, 51, 52 and a potentiometer 53, and the differential output the amplifier 49 is connected to the base of the output transistor 48. The differential amplifier

5 49 сравнива  входное напр жение V 1 с напр жением V 2 обратной св зи, на выходе формирует сигнал, пропорциональный их разности, который транзистором 48 преобразуетс  в сигнал посто нного тока. Таким5 49 comparing the input voltage V 1 with the feedback voltage V 2, the output produces a signal proportional to their difference, which is converted by the transistor 48 into a DC signal. So

0 образом, последовательный код, преобразованный в сигналы посто нного тока, по двум общим проводникам 15 и 16 передаетс  на приемную сторону устройства. Сигналы посто нного тока, преобразуютс  вIn this manner, a serial code converted into DC signals is transmitted to the receiving side of the device via two common conductors 15 and 16. Dc signals are converted to

5 преобразователе 11 сигналов посто нного тока в напр жение, выполненного в виде резистора, в сигналы напр жени . Стабильное питание блоков приемной стороны устройства: усилител  13 напр жени ,5 converter 11 signals a direct current into a voltage, made in the form of a resistor, into voltage signals. Stable power supply units of the receiving side of the device: voltage amplifier 13,

0 селектор 14 синхроимпульсов, преобразовател  8 последовательного кода в параллельный обеспечиваетс  с помощью генератора тока 12 и стабилизатора 9 напр жени . С этой целью вторые выводы вы5 шеперечисленных блоков подключены к входу генератора тока 12, который задает стабильный ток питани  своей нагрузке, а к первым и вторым выводам блоков приемной стороны параллельно подключен стабилизатор 9 напр жени  с целью стабилизации0, a clock selector 14, a serial-to-parallel converter 8 is provided with a current generator 12 and a voltage regulator 9. To this end, the second terminals of the listed units are connected to the input of the current generator 12, which sets a stable supply current to its load, and a voltage regulator 9 is parallelly connected to the first and second terminals of the receiving side blocks in order to stabilize

тока, который измен етс  в общих проводниках при передаче по ним информации в виде сигналов посто нного тока.current, which varies in the common conductors during the transmission of information through them in the form of DC signals.

Таким образом, напр жение, снимаемое с преобразовател  11, поступает на вход усилител  13 напр жени . С выхода усилител  13 напр жени  последовательный код поступает на вход селектора 14 синхроимпульсов, где происходит ние синхроимпульсов из прин того кода и формирование синхропоследовательности, необходимой дл  преобразовани  последовательного кода в параллельный.Thus, the voltage removed from the converter 11 is fed to the input of the voltage amplifier 13. From the output of the voltage amplifier 13, the serial code is fed to the input of the selector 14 of clock pulses, where the clock pulses from the received code and the synchro sequence, necessary to convert the serial code into a parallel one, is generated.

Диаграмма импульсов работы селектора представлена на фиг. 4. На первой и второй диаграммах фиг. 4 представлены пр мой и инверсный прин тые коды, из которых предстоит выделить синхроимпульсы (далее СИ). Код передаваемого сообщени  поступает на элементы 24 и 25, соответственно . Причем, на элементах 24, 28, резисторах 31, 32, диодах 36, 37, конденсаторах 41, 42 производитс  выделение СИ из логической единицы кодовой последовательности , а на элементах 26, 29, резисторах 33,The pulse diagram of the operation of the selector is presented in FIG. 4. In the first and second diagrams of FIG. 4, the forward and inverse received codes are presented, from which sync pulses are to be distinguished (hereinafter SI). The code of the transmitted message goes to elements 24 and 25, respectively. Moreover, elements 24, 28, resistors 31, 32, diodes 36, 37, capacitors 41, 42 are used to separate the SR from the logical unit of the code sequence, and on elements 26, 29, resistors 33,

34,диодах 38, 39, конденсаторах 43, 44 - выделение СИ из логического нул  кодовой последовательности.34, diodes 38, 39, capacitors 43, 44 — separating the SR from the logical zero of the code sequence.

При подаче кодовой последовательности на вход элемента 24 на конденсаторе 42 формируютс  напр жени  соответствующего вида (см. 42, фиг. 4). При длинных им- пульсах конденсатор 42 успевает зар дитьс  до величины напр жени  логической единицы, и элемент И-НЕ 28 фиксирует импульс. При переключении элемента 24 конденсатор 42 быстро разр жаетс  через диод 31. На коротких импульсах конденсатора 42 не успевает зар дитьс  до величины напр жени , соответствующего логической единице, и элементом И-НЕ 28 импульсы не фиксируютс . Аналогичным образом работает схема выделени  СИ из логического нул  кодовой последовательности (см. 44, фиг. 4). На выходах элементов И-НЕ 28 и 29 на фиг. 4 показаны выделенные СИ из логической единицы и логического нул  кодовой последовательности, соответственно. На элементах И-НЕ 30 они логически перемножаютс  (см. 30, фиг. 4) и поступают на часть схемы, выполненную на инверторе 27, конденсаторе 45, резистореWhen a code sequence is applied to the input of the element 24, a voltage of the corresponding type is formed on the capacitor 42 (see 42, Fig. 4). With long pulses, the capacitor 42 has time to charge up to the value of the voltage of the logical unit, and the AND-NE element 28 captures the pulse. When switching the element 24, the capacitor 42 is quickly discharged through the diode 31. On short pulses of the capacitor 42 it does not have time to charge to a voltage corresponding to a logical unit, and the AND-NOT element 28 does not register the pulses. Similarly, the scheme for separating the SR from the logical zero of the code sequence works (see 44, Fig. 4). At the outputs of the AND elements 28 and 29 in FIG. 4 shows the selected SIs from the logical unit and the logical zero of the code sequence, respectively. On the elements AND-NOT 30, they are logically multiplied (see 30, Fig. 4) and arrive at the part of the circuit, made on the inverter 27, the capacitor 45, the resistor

35,диоде 40 дл  обеспечени  фазового сдвига импульсов синхропоследовательности с последующим инвертированием. Так как на конденсаторах 42 и 44 при выделении СИ происходит фазовый сдвиг, то выделенные СИ необходимо раст нуть на конденсаторе 45, диоде 46, резисторе 35 и35, a diode 40 for providing a phase shift of the sync pulse pulses, followed by an inversion. Since the phase shift occurs on the capacitors 42 and 44 when the SR is separated, it is necessary to stretch the selected SRs on the capacitor 45, the diode 46, the resistor 35 and

последующим инвертированием на инверторе 27,subsequent inverting on inverter 27,

Итак, на один вход преобразовател  8 последовательного кода в параллельный поступает прин тый последовательный код, на другой вход преобразовател  8 поступает синхропоследовательность с выхода селектора синхроимпульсов. В преобразователе 8 из последовательного кода с по0 мощью синхроимпульсов формируетс  параллельный код.So, the received serial code goes to one input of the converter 8 of the serial code to the parallel one, to the other input of the converter 8 comes the synchro sequence from the output of the clock selector. In the converter 8, a parallel code is formed from a serial code using a sync pulse.

Стабилизаторы напр жени  1 и 9 передающей и приемной сторон устройства выполнены в виде стабилитронов.The voltage stabilizers 1 and 9 of the transmitting and receiving sides of the device are made in the form of zener diodes.

5 Ф о р мул а и зо б рете н и 5 F o rm a and z o b rete n i

Claims (3)

1. Устройство передачи и приема информации по двухпроводной линии св зи, содержащее на передающей стороне источник информации, выходы которого подклю0 чены к входам преобразовател  параллельного кода в последовательный, передатчик, выход которого  вл етс  входом первой линии св зи устройства, делитель напр жени , первый вывод которого1. A device for transmitting and receiving information over a two-wire communication line, containing on the transmission side an information source whose outputs are connected to the inputs of a parallel code-to-serial converter, a transmitter whose output is an input of the first communication line of the device, a voltage divider, the first the conclusion of which 5  вл етс  входом второй линии св зи устройства , на приемной стороне приемник, вход которого  вл етс  выходом первой линии св зи устройства, усилитель напр жени , отличающеес  тем, что, с целью5 is the input of the second communication line of the device, on the receiving side the receiver, whose input is the output of the first communication line of the device, is a voltage amplifier, characterized in that 0 обеспечени  передачи и приема п-разр д- ного кода по двухпроводной линии св зи посто нного тока, в него введены на передающей стороне формирователь сообщени , стабилизатор напр жени  и генератор0 providing the transmission and reception of an p-bit d code through a two-wire direct-current line, a message driver, a voltage stabilizer, and a generator are inserted on the transmitter side 5 тока, передатчик выполнен в виде преобразовател  напр жени  в сигналы посто нного тока, первые выводы источника информации, преобразовател  параллельного кода в последовательный, формирова0 тел  сообщени , стабилизатора напр жени  и преобразовател  напр жени  в сигналы посто нного тока объединены и  вл ютс  входом второй линии св зи устройства , вторые выводы источника инфор5 мации, преобразовател  параллельного кода в последовательный, формировател  сообщени , делител  напр жени , преобразовател  напр жени  в сигналы посто нного тока и стабилизатора напр жени 5, the transmitter is designed as a voltage converter into DC signals, the first terminals of an information source, a parallel code to serial converter, a message generator, a voltage regulator, and a voltage converter into DC signals are combined and are the input of a second line device connections, second pins of the information source, parallel code to serial converter, message generator, voltage divider, voltage converter into constant signals of current and voltage stabilizer 0 объединены и подключены к первому выводу генератора тока, второй вывод которого  вл етс  входом первой линии св зи устройства , первый и второй выходы преобразовател  параллельного кода в0 are combined and connected to the first output of the current generator, the second output of which is the input to the first communication line of the device, the first and second outputs of the parallel code converter to 5 последовательный подключены к информационному входу и синхровходу формировател  сообщени  соответственно, выход которого подключен к входу делител  напр жени , выход которого подключен к входу преобразовател  напр жени  в сигналы5 is connected to the information input and synchronization input of the message driver respectively, the output of which is connected to the input of the voltage divider, the output of which is connected to the input of the voltage converter into signals посто нного тока, на приемной стороне - источник питани , генератор тока, селектор синхроимпульсов, стабилизатор напр жени  и преобразователь последовательного кода в параллельный, приемник выполнен в виде преобразовател  сигналов посто нного тока в напр жение, первые выводы источника питани , усилител  напр жени , селектора синхроимпульсов, преобразовател  последовательного кода в параллельный и стабилизатора напр жени  объединены и  вл ютс  выходом второй линии св зи устройства, вторые выводы усилител  напр жени , селекторе синхроимпульсов , преобразовател  параллельного кода в последовательный и табилизатор напр жени  объединены и подключены к первому выводу генератора тока, второй вывод которого  вл етс  выходом первой линии св зи устройства, выход преобразовател  сигналов посто нного тока в напр жение и второй вывод источника питани  рбъединены и подключены к входу усилител  напр жени , выход которого подключен к информационному входу преобразовател  последовательного кода в параллельный и к входу селектора синхроимпульсов , выход которого подключен к синхровходу преобразовател  последовательного кода в параллельный, выходы которого  вл ютс  выходами устройства.DC, on the receiving side - power supply, current generator, clock selector, voltage regulator and serial to parallel converter, the receiver is designed as a DC-to-voltage converter, first power supply terminals, voltage amplifier, selector sync pulses, serial to parallel converter and voltage regulator are combined and are the output of the second communication line of the device, the second terminals of the voltage amplifier, the selector with parallel pulsers, a parallel code converter to a serial one, and a voltage voltage regulator are combined and connected to the first output of the current generator, the second output of which is the output of the first communication line of the device, the output of the DC-to-voltage converter and the second output of the power supply are connected and connected to the input of the voltage amplifier, the output of which is connected to the information input of the serial-to-parallel code converter and to the input of the clock selector, the output of which is chen to the clock converter serial to parallel outputs which are output devices. 2. Устройстьо по п. 1, отличающеес  тем, что формирователь сообщени  содержит делитель частоты, элементы И-НЕ и инверторы, первый вход первого элемента И-НЕ и вход делител  частоты объединены и  вл ютс  синхровходом формировател  сообщени , выход делител  частоты подключен к второму входу первого элемента И-НЕ, выход которого подключен к первому входу второго элемента И-НЕ и через первый инвертор - к первому входу третьего -элемента И-НЕ, второй вход второго элемента И-НЕ и вход второго инвертора объединены и  вл ютс  информационным входом формировател  сообщени , выход второго инвертора подключен к второму входу третьего элемента И-НЕ, выходы второго и третьего элементов И-НЕ подключены к первому и второму входам четвертого элемента И-НЕ, выход которого  вл етс  выходом формировател  сообщени .2. The device according to claim 1, characterized in that the message driver contains a frequency divider, AND-NOT elements and inverters, the first input of the first AND-NE element and the input of the frequency divider are combined and are the synchronizer of the message generator, the output of the frequency divider is connected to the second the input of the first element AND-NOT whose output is connected to the first input of the second element AND-NOT and through the first inverter to the first input of the third AND-NOT element, the second input of the second element AND-NOT and the input of the second inverter are combined and are informational input the message generator, the output of the second inverter is connected to the second input of the third NAND element, the outputs of the second and third AND-NE elements are connected to the first and second inputs of the fourth AND-NAND element, the output of which is the output of the message forcing device. 3. Устройство по п. 1, отличающеес  тем, что селектор синхроимпульсов содержит инверторы, элементы И-НЕ, разделительные диоды, нагрузочные резисторы и накопительные конденсаторы, входы первого и второго инверторов объединены и  вл ютс  входом селектора синхроимпульсов , выход первого инвертора подключен к первому выводу первого нагрузочного3. The device according to claim 1, characterized in that the clock selector comprises inverters, NAND elements, isolation diodes, load resistors and storage capacitors, the inputs of the first and second inverters are combined and are the input of the clock selector, the output of the first inverter is connected to the first the conclusion of the first load резистора, к первому выводу первого накопительного конденсатора и к катоду первого разделительного диода, анод которого, второй вывод первого нагрузочного резистора и первый вывод второго накопительногоresistor, to the first output of the first storage capacitor and to the cathode of the first isolation diode, the anode of which, the second output of the first load resistor and the first output of the second storage capacitor конденсатора объединены и подключены к первому входу первого элемента И-НЕ, второй вывод первого накопительного конденсатора , катод второго разделительного диода и первый вывод второго нагрузочногоthe capacitor combined and connected to the first input of the first element AND-NOT, the second output of the first storage capacitor, the cathode of the second isolation diode and the first output of the second load резистора объединены и подключены к второму входу первого элемента И-НЕ, выход второго инвертора подключен через третий инвертор к первому выводу третьего нагрузочного резистора, к катоду третьего разделительного диода и к первому выводу третьего накопительного конденсатора, анод третьего разделительного диода, второй вывод третьего нагрузочного резистора и первый вывод четвертого накопительногоresistors are combined and connected to the second input of the first NAND element, the output of the second inverter is connected via the third inverter to the first output of the third load resistor, to the cathode of the third isolation diode and to the first output of the third storage capacitor, anode of the third isolation diode, second output of the third load resistor and the first conclusion of the fourth cumulative конденсатора объединены и подключены к первому входу второго элемента И-НЕ, второй вь1 вод третьего накопительного конденсатора , катод четвертого разделительного диода и первый вывод четвертого нагрузочного резистора объединены и подключены к второму входу второго элемента И-НЕ, выходы первого и второго элементов И-НЕ подключены к первому и второму входам третьего элемента И-НЕ, выход которого через п тый накопительный конденсатор подключен к катоду п того разделительного диода, к первому выводу п того нагрузочного резистора и через четвертый инвертор  вл етс  выходом селектора синхроимпульсов , аноды второго, четвертого и п того раз- делительных диодов, вторые выводы второго, четвертого и п того нагрузочных резисторов, вторые выводы второго и четвертого накопительных конденсаторов объединены и подключены к шине нулевого потенциала.the capacitor combined and connected to the first input of the second element AND-NOT, the second b1 of the third storage capacitor water, the cathode of the fourth isolation diode and the first output of the fourth load resistor are combined and connected to the second input of the second element AND-NOT, the outputs of the first and second elements AND-NOT connected to the first and second inputs of the third element AND-NOT, the output of which through the fifth storage capacitor is connected to the cathode of the fifth isolation diode, to the first output of the fifth load resistor and black The fourth inverter is the output of the sync pulse selector, the anodes of the second, fourth and fifth separation diodes, the second terminals of the second, fourth and fifth load resistors, the second terminals of the second and fourth storage capacitors are combined and connected to the zero potential bus. ff аbut Ы S IISL9LIIISL9LI i j 4 6 t з o и v i ц v Ј n S г го г/  i j 4 6 t з o and v i ц v Ј n S r go r / ГR , - ч- h )) Код I 01 V / У L±-Code I 01 V / U L ± - о о oh oh ™ I JLLJiLL-L-L JL- ЛППППОЗПП™ I JLLJiLL-LLL JL- LARP i  i - г- г Y - g-g Y 7|IILQO L .7 | IILQO L. uzuz LCILJLiJIlrIbri LCILJLiJIlrIbri Фцг.ЪФцг.Ъ // П ПA /05C / 05C J1DOJLD-OJTJ1DOJLD-OJT --ИЬ. p-J,..,...-.(« . .-1Ш. Tii:J.Li,:.Lf.UTJ : U i i i i --And. p-J, .., ...-. ("..-1Ш. Tii: J.Li,:. Lf.UTJ: U i i i i 17ЛДШГ1 ГГ31 17ЛДШГ1 ГГ31 зо J JJlJl ЛJLQJ7J1Lzo J JJlJl ЛJLQJ7J1L 27 L JLOJULD.-QJ1M..27 L JLOJULD.-QJ1M .. y/ y / )) L±-L ± - о о о { Ltd { i  i ITLn.jn.ITLn.jn.
SU894756070A 1989-09-22 1989-09-22 Device for data transmission and reception through two-wire communication line SU1767511A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894756070A SU1767511A1 (en) 1989-09-22 1989-09-22 Device for data transmission and reception through two-wire communication line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894756070A SU1767511A1 (en) 1989-09-22 1989-09-22 Device for data transmission and reception through two-wire communication line

Publications (1)

Publication Number Publication Date
SU1767511A1 true SU1767511A1 (en) 1992-10-07

Family

ID=21478016

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894756070A SU1767511A1 (en) 1989-09-22 1989-09-22 Device for data transmission and reception through two-wire communication line

Country Status (1)

Country Link
SU (1) SU1767511A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1663615, кл. G 08 С 19/28, 1989. *

Similar Documents

Publication Publication Date Title
US2522609A (en) Impulse selector
KR20070101189A (en) Base station having a hybrid parallel/serial bus interface
CA2076932A1 (en) Multiplex transmission apparatus
KR830008578A (en) 2-wire bus system including clock and data wires for interconnecting multiple stations (relay stations)
US7064597B2 (en) Complementary signal generator
US2454815A (en) Multichannel pulse communication system employing complex multivibrator modulators
US4455587A (en) Electronic control circuit for the formation of a monostable switching behavior in a bistable relay
SU1767511A1 (en) Device for data transmission and reception through two-wire communication line
US4516236A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
GB2130458A (en) Asynchronous data transmission
US3946362A (en) Time division multiple transmission control apparatus
KR890002482B1 (en) Data transmitting method
US2586409A (en) Electrical pulse generating circuits
US3969582A (en) System for automatic synchronization of blocks transmitting a series of bits
JP7366303B1 (en) serial communication interface device
SU1088150A1 (en) Device for transmitting and receiving digital information
JPS6211094Y2 (en)
JPS6320931A (en) Data transmission equipment
SU690656A1 (en) Device for selective call
JPS62159174A (en) Synchronous signal processing circuit
JPH042024B2 (en)
JP2650671B2 (en) Transmission power supply unit
SU1037318A1 (en) Data transmission-receiving device
SU568200A1 (en) Discrete data receiver
JPH0934810A (en) Integrated circuit for signal transmission reception and semiconductor integrated circuit