SU1762396A1 - Элемент задержки - Google Patents

Abstract

Использование: импульсна  техника, измерительные устройства, устройства вычислительной техники. Сущность: элемент задержки содержит первую врем задаю- щую цепь, пороговый элемент. С целью повышени  точности и стабильности задержки при посто нной нормированной скважности импульсов введены втора  врем задаю- ща  цепь, второй пороговый элемент, формирователь входного сигнала, генератор опорного напр жени , блок управлени , формирователь выходного сигнала, включенные определенным образом. 3 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано в измерительных устройствах и устройствах вычислительной техники.

Известно устройство задержки, в котором задержка фронта выходного сигнала осуществл етс  путем интегрировани  фронта входного сигнала. При этом момент формировани  фронта выходного сигнала определ етс  пороговым уровнем 1 логического элемента и посто нной времени интегрировани  звена.

К недостаткам известного устройства относ тс :

-во-первых, нестабильность задержки и скважности выходного сигнала от напр жени  питани  и температуры, что объ сн ете изменением собственной задержки устройства и изменением порогового уровн  1, нестабильностью конденсатора интегрирующего звена:

-во-вторых, устройство не совместимо с элементами ЭСЛ - эмиттерно-составной

логики (ИС серии 100. 1500 и др.) и не может быть реализовано на элементах ЭСЛ.

Наиболее близким к предлагаемому  вл етс  элемент задержки, содержащий пороговый Элемент И2-НЕ, и врем зэдающую цепь.

Известное устройство имеет следующие недостатки:

-нестабильность задержки и скважности импульсов от напр жени  питани  и температуры;

-искажает скважность выходных импульсов (отношение периода к длительности импульса);

-регулирование времени задержки путем изменени  посто нной времени врем - задающей цепи приводит к изменению скважности выходного сигнала;

-несовместимость и невозможность реализации на элементах ЭСЛ-типа, т.к. стабильность достигаетс  включением входа расширени  элемента И-НЕ к точке соединени  диода и конденсатора врем задаю (Л

VI

Os

hO

ы ю

Os

щей цепи. Аналогичный вход в элементах ЭСЛ отсутствует.

Указанные недостатки не позвол ют использовать указанные устройства в измерительной вычислительной технике дл  регулировани  задержки в пределах единиц наносекунд при стабильности и дискретности регулировани  в пределах долей наносекунд (дес тков пикосекунд).

Целью изобретени   вл етс  повышение точности и стабильности задержки при нормированной скважности выходных импульсов .

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - диаграммы напр жений на входах элементов и выходе устройства; на фиг. 3 - схема электрическа  принципиальна  включени  дифференциального усилител  и врем задающей цепи. Устройство содержит врем задающую цепь 1 и пороговый элемент 2, вторую врем задающую цепь 3, второй пороговый элемент 4, формирователь 5 входного сигнала, генератор б опорного напр жени , блок 7 управлени , шину 8 опорного напр жени , формирователь 9 выходного сигнала, причем входом элемента задержки  вл етс  первый вход формировател  5 входного сигнала , выход которого через первую врем задающую цепь 1 подключен к пр мому входу первого порогового элемента 2, инверсный выход которого через вторую врем задающую цепь 3 подключен к пр мому входу второго порогового элемента 4, инверсные входы первого и второго пороговых элементов 2, 4 подключены к выходам блока 7 управлени , ко входу которого подключены шина 8 опорного напр жени , пр мой выход второго порогового элемента 4 подключен к пр мому входу формировател  9 выходного сигнала, инверсный выход которого  вл етс  выходом элемента задержки , инверсный вход формировател  9 выходного сигнала подключен к выходу генератора б опорного напр жени  и второму входу формировател  5 входного сигнала, который содержит разделительный конденсатор 10, согласующий резистор 11 и третий пороговый элемент 12, выход которого  вл етс  выходом формировател  5 входного сигнала, пр мой вход третьего порогового элемента 12 подключен через разделительный конденсатор 10 к первому входу формировател  5 входного,сигнала, второй вход которого подключен к инверсному входу третьего порогового элемента 12 и через согласующий резистор 11 к пр мому входу третьего порогового элемента 12, генератор б опорного напр жени  содержит сглаживающий конденсатор 13 и четвертый поро

говый элемент 14, инверсный выход которого  вл етс  выходом генератора б опорного напр жени  и подключен к пр мому входу четвертого порогового элемента 14, и через

сглаживающий конденсатор 13 к общей шине 15, инверсный вход четвертого порогового элемента 14 подключен к шине 8 опорного напр жени , блок управлени  содержит п тый пороговый элемент 16, пр мой вход которого подключен к общей шине 15, инверсный вход - к шине 8 опорного напр жени , регулируемый резистор 17 подключен к инверсным выходам п того порогового элемента 16, выход блока 7 управ5 лени  подключен к подвижному контакту регулируемого резистора 17.

Предлагаемое устройство может быть реализовано на логических элементах серии 1500, например, дифференциальных усили0 тел х 1500ЛП114(4).

Устройство работает следующим образом .

Входной сигнал может иметь произвольную скважность (Q 2± Д Q) и пологие

5 фронты разной длительности, произвольную амплитуду (см. фиг. 2, диаграмма 5). Входной сигнал, прошедший через разделительный конденсатор, нормируетс  по скважности на согласующем резисторе 11 и

0 поступает на вход третьего порогового элемента 12, который формирует на своем выходе сигнал, нормированный по амплитуде и длительности фронтов. Таким образом, на вход первой врем задающей цепи 1 посту5 пает сигнал, нормированный по амплитуде, длительности фронтов и скважности. Через первую врем задающую цепь 1 на пр мой вход первого порогового элемента 2 поступает сигнал, у которого длительность фрон0 та определ етс  посто нной времени первой врем задающей цепи 1. Таким образом , на инверсном выходе первого порогового элемента 2 формируетс  сигнал обратной пол рности, задержка фронта ко5 торого зависит от уровн  управл ющего напр жени  Uy на инверсном входе первого порогового элемента 2 и посто нной времени первой врем задающей цепи 1.

Сигнал, прошедший через вторую вре0 м эадающую цепь 3 на пр мой вход второго порогового элемента 4, будет иметь фронт tHL с длительностью, определ емой второй врем задающей цепью 3.

Сигнал на выходе формировател  9 вы5 ходного сигнала имеет регулируемые фронты XLH и T.HL, причем задержка фронта определ етс  посто нной времени первой врем задающей цепи 1 и уровнем управл ющего напр жени  Uy на инверсном входе первого порогового элемента 2, задержка

фронта TLH определ етс  посто нной времени второй врем эадающей цепи 3 и уровнем управл ющего напр жени  на инверсном входе второго порогового элемента 4 (фиг. 2, диаграмма 9).

Сигнал на выходе устройства будет иметь регулируемые по задержке фронты IHL и TLH. Дл  обеспечени  посто нной скважности выходного сигнала, не завис щей от уровн  управл ющего напр жени , необходимо выполнить условие , где: ri (га ) - посто нна  времени первой (второй) врем задающей цепи,

Установка диапазона ( At) регулировани  задержки осуществл етс  выбором посто нной времени врем задающих цепей.

При изменении, например, понижении питающего напр жени  происходит смещение вверх уровней сигналов на выходе формировател  5 входного сигнала, выходах первого, второго, третьего, четвертого, п того пороговых элементов 2, 4, 12, 14, 16, выходе формировател  9 выходного сигнала , что приводит к изменению момента переключени  пороговых элементов.

Однако, изменение уровней напр жени  на пр мом входе первого порогового элемента 2 компенсируетс  эквивалентным изменением уровн  напр жени  на его инверсном входе, изменение уровн  напр жени  на пр мом входе второго порогового элемента 4 будет компенсировано уровнем напр жени  на его инверсном входе, Аналогично компенсируютс  уровни напр жений на пр мом и инверсном входах формировател  9 выходного сигнала.

Генератор 6 опорного напр жени  работает следующим образом.

Объединение инверсного выхода порогового элемента 14 с его входом обеспечивает генерацию сигнала высокой частоты (схема кольцевого генератора). Сглаживающий конденсатор 13 фильтрует (сглаживает ) высокочастотную составл ющую и на выходе порогового элемента 14 присутствует посто нное напр жение среднего уровн 

UCp. UH+UL- 1,3 В. где Un(UL) логический уровень напр жени  высокий (низкий), причем уровень Ucp. отслеживаетс  (поддерживаетс  посто нным) цепью отрицательной обратной св зи выход-вход порогового элемента 14 и как следует из формулы (1) остаетс  посто нным при неизменных уровн х сигнала.

Как указывалось выше, изменение питающего напр жени , например, снижение приводит к смещению вверх (снижению) логических уровней напр жени  и эквивалентному изменению уровн  Ucp.

В качестве источника опорного напр жени  Don может быть использован встро- 5 енный источник напр жени  микросхемы 1500ЛП114.

Блок 7 управлени  представл ет собой генератор логических уровней DH и UL.

При этом с регулируемого резистора 17 10 снимаетс  управл ющее напр жение Uy. диапазон регулировани  которого ограничен уровн ми UH и UL.

Таким образом, изменение питающего напр жени  приводит к изменению уровн  15 управл ющего напр жени  Uy, что и используетс  дл  стабилизации задержки, как указывалось выше.

Подключение выхода генератора 6 опорного напр жени  ко второму входу 0 формировател  5 входного сигнала, обеспечивает работу последнего в линейном режиме при широком диапазоне изменени  питающих напр жений, что также обеспечивает посто нство скважности выходного - 5 сигнала устройства.

При изменении температуры окружающей среды происходит смещение логических уровней напр жени  на выходах пороговых элементов 2. 4, 12, 14, 16 и фор- 0 мировател  9 выходного сигнала, т.е. имеют место процессы компенсации логических уровней и задержки, описанные выше.

Claims (1)

1. Таким образом, предлагаемое устройство обеспечивает регулирование задержки 5 импульсов в пределах единиц наносекунд без искажени  их скважности, обеспечивает высокую стабильность задержки при изменении питающего напр жени  и температуры окружающей среды. 0 Формула изобретени 

   Элемент задержки, содержащий первую врем задающую цепь, выход которой подключен к входу первого порогового элемента , отличающийс  тем, что, с целью 5 повышени  точности и стабильности задержки при посто нной нормированной скважности импульсов, введены втора  врем задающа  цепь, второй пороговый . элемент, формирователь входного сигнала, 0 генератор опорного напр жени , блок управлени , формирователь выходного сигнала , причем входом элемента задержки  вл етс  первый вход формировател  входного сигнала, выход которого подключен к 5 входу первой врем задающей цепи, инверсный выход первого порогового элемента через вторую врем задающую цепь подключен к пр мому входу второго порогового элемента, инверсные входы первого и второго пороговых элементов подключены к

   выходу блока управлени , пр мой выход второго порогового элемента подключен к пр мому входу формировател  выходного сигнала, инверсный выход которого  вл етс  выходом элемента задержки, инверс- ный вход формировател  выходного сигнала подключен к выходу генератора опорного напр жени  и к второму входу формировател  входного сигнала, который включает разделительный конденсатор, согласующий резистор и третий пороговый элемент, пр мой выход которого  вл етс  выходом формировател  входного сигнала, пр мой вход третьего порогового элемента подключен через разделительный конденсатор к первому входу формировател  входного сигнала, эторой вход которого подключен к инверсному входу третьего порогового элемента и через согласующий резистор к пр мому входу третьего порогового элемента, генератор содержит сглаживающий конденсатор и четвертый

   пороговый элемент, инверсный выход которого  вл етс  выходом генератора опорного напр жени  и подключен к пр мому входу четвертого порогового элемента, и через сглаживающий конденсатор к общей шине, инверсный вход четвертого порогового элемента подключен к шине опорного напр жени , блок управлени  включает п тый пороговый элемент, пр мой вход которого подключен к общей шине, инверсный вход - к шине опорного напр жени , регулируемый резистор, подключенный между пр мым и инверсным выходами п того порогового элемента, выход блока управлени 

   подключен к подвижному контакту регулируемого резистора, при этом в качестве первого , второго, третьего, четвертого, п того пороговых элементов и формировател  выходного сигнала используютс  логические

   элементы - Дифференциальный усилитель .

   Фие.З