SU1757099A1 - Устройство синхронизации фаз двух генераторов - Google Patents

Abstract

Использование: радиоизмерительна  техника, синхронизаци  фазы одного генератора по фазе другого. Сущность изобрете- ни : устройство синхронизации фаз содержит 2 генератора (1,2), 1 управл емую линию задержки, 1 фазовый дискриминатор 4, 1 коммутируемый зар дно-разр дный блок 5, 1 коммутируемый запоминающий блок 6, 1 триггер 7, элемент ИЛИ 8, 2 источника посто нного напр жени  9,11,2 ключа 10, 12, 1 элемент НЕ 13 и 3 пороговых элемента 14, 22, 23. Коммутируемый запоминающий блок б содержит 4 ключа 18,19, 20, 21, 2 запоминающих блока 16, 17 и кнопку 15. Поставленна  цель - улучшение спектральных характеристик выходного сигнала - достигаетс  за счет сокращени  времени задержки управл емой линии- задержки и уменьшени  времени переходного процесса . 1 з.п. ф-лы, 1 ил, fax (Л С VJ СЛ Ч О sQ О Фиг.1

Description

Изобретение относитс  к радиоизмерительной технике и может быть использовано дл  синхронизации фазы одного генератора по фазе другого.

Известно устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные местный генератор , управл емую линию задержки и преобразователь частоты, а также опорный генератор и фазовый дискриминатор, по- следовательно соединенные реверсивный счетчик и дешифратор, элемент И и три ключа , преобразователь код-напр жение, амплитудный компаратор, блок анализа, коммутируемую зар дно-разр дную цепь, блок коммутируемых источников посто нного напр жени  и блок коммутируемых запоминающих элементов,

В данном устройстве синхронизации фаз в режиме слежени  одновременно ра- ботают две след щие системы -- за фазой выходного сигнала и за напр жением на рабочем конденсаторе. Дополнительна  след ща  система в режиме слежени  обеспечивает непрерывную работу основной след щей системы при превышении разности фаз между сигналами опорного и местного генераторов величины 2 п (диапазона перестройки управл емой линии задержки), Кроме того, дополнительна  след ща  сие- тема обеспечивает длительное хранение фазы опорного генератора с высокой точностью .

Недостатками устройства  вл ютс  невысокие спектральные характеристики выходного сигнала, а, кроме того, при вли нии дестабилизирующих факторов, например температуры окружающей среды , изменитс  величина задержки линии (2 ), что приведет, в случае уменьшени  времени задержки, к возникновению в момент переключени  колебательного процесса. Таким образом, устройство обладает малым запасом устойчивости и не может надежно синхронизиро- вать фазы двух генераторов.

Наиболее близким к предлагаемому  вл етс  устройство синхронизации фаз двух генераторов. Это устройство содержит (фиг.2) последовательно соединенные мест- ный генератор 1, управл емую линию задержки 3 и фазовый дискриминатор 4, коммутируемый зар дно-разр дный блок 5, подключенный к одному из входов коммутируемого запоминающего блока 6, к другому входу которого подсоединен источник питани  (В1) 9, При этом управл ющие входы коммутируемого запоминающего блока 6 подключены к триггеру 7, а выход соединен

с входами пороговых элементов 22, 23 и входом управл емой линии задержки.

Кроме того, устройство содержит опорный генератор 2, соединенный с входом фазового дискриминатора 24 и через управл емую линию задержки с входом фазового дискриминатора. Выход фазового дискриминатора соединен с первыми входами элементов И 26, И 25, вторые входы которых соединены соответственно с выходами пороговых элементов 22 и 23, Выходы элементов И 25, И 26 соединены с входами элемента ИЛИ 8, выход которого соединен с переключающим входом триггера 7

Известное устройство работает следующим образом.

Диапазону регулировани  управл емой линии задержки данной схемы, равному А л, соответствует диапазон изменени  управл ющих напр жений на линии задержки Д U UCMSKC UCMMH гДе смакс и UCMHH

выбраны таким образом, чтобы величины задержек входного сигнала были равны (п-1)-2 лги (п+1) 2  , где п - целое число

Коммутируемый запоминающий блок 8 содержит два запоминающих элемента (конденсатора), один из которых  вл етс  рабочим, а другой - вспомогательным. В исходном положении на рабочем запоминающем элементе устанавливаетс  начальное напр жение Е1, В зависимости от соотношени  фаз опорного и выходного сигналов на выходе фазового дискриминатора 4 образуетс  сигнал положительной отрицательной пол рности. Пусть фаза опорного сигнала опережает фазу сигнала на выходе линии задержки 4. Тогда положительное напр жение с выхода фазового дискриминатора 4 воздействует на коммутируемый зар дно-разр дный блок 5 таким образом, что напр жение на рабочем запоминающем элементе увеличиваетс . При этом измен етс  фаза сигнала на выходе линии задержки 3, приближа сь к фазе сигнала опорного генератора.

Напр жение на рабочем запоминающем элементе следит за изменением разности фаз частотного и опорного генераторов и колеблетс  около значени , соответствующего нулевому рассогласованию фаз опорного и выходного сигналов. При достижении на рабочем запоминающем элементе напр жени  Усмэкс (смин) по сигналу с выхода схемы ИЛИ 8 триггер 7 мен ет свое состо ние и, воздейству  на коммутируемые запоминающие элементы, подключает другой запоминающий элемент, который становитс  рабочим. Команда на смену рабочего конденсатора выдаетс  с выхода фазового дискриминатора при совпадении фаз сигналов местного и опорного генераторов .

Недостаток устройства заключаетс  в том, что при большем времени задержки линии убывание всплесков возмущени  фазы будем медленнее, что приведет к более длительному переходному процессу.

Кроме того, при воздействии дестабилизирующих факторов, например температуры окружающей среды, образуетс  дополнительное приращении фазы в линии , которое приведет к еще большему увеличению длительности переходного процесса, особенно при коммутации управл ющего напр жени , как следствие, это приведет к ухудшению спектра выходного сигнала за счет по влени  паразитных гармоник

Цель изобретени  - улучшение спектральных характеристик выходного сигнала устройства.

Поставленна  цель достигаетс  тем, что в устройство синхронизации фаз, содержащее последовательно соединенные генератор , управл емую линию задержки, фазовый дискриминатор, коммутируемый зар дно-разр дный блок и коммутируемый запоминающий блок, выход которого подключен к управл ющему входу управл емой линии задержки, опорный генератор, выход которого подключен к другому входу фазового дискриминатора, первый и второй пороговые элементы, выходы которых соединены с выходом коммутируемого запоминающего блока, последовательно соединенные элемент ИЛИ и триггер, выходы которого подключены к первому и второму

управл ющим входам коммутируемого запоминающего блока, а также первый источник посто нного напр жени , введены последовательно соединенный третий пороговый элемент, вход которого подключен к выходу коммутируемого запоминающего блока, и элемент НЕ, последовательно соединенные второй источник посто нного напр жени  и первый ключ, и второй ключ, подключенный к первому источнику посто нного напр жени , при этом управл ющие входы первого и второго ключей подключены соответственно к выходам элемента НЕ и третьего порогового элемента, выходы ключей подключены к третьему управл ющему входу коммутируемого запоминающего блока, выходы первого и второго пороговых элементов подключены к элементу ИЛИ,

Кроме того, коммутируемый запоминающий блок содержит третий, четвертый, п тый и шестой ключи, причем вторые входы четвертого и п того ключей объединены и  вл ютс  первым управл ющим входом коммутируемого запоминающего блока, 5 вторые входы третьего и шестого ключей объединены и  вл ютс  вторым управл ющим входом коммутируемого запоминающего блока, первые входы п того и шестого ключей объединены и  вл ютс  третьим уп0 равл ющим входом коммутируемого запоминающего блока, первые входы третьего и четвертого ключей объединены и  вл ютс  входом и выходом коммутируемого запоминающего блока, кнопку, первый запоминаю5 щий элемент, подключенный к выходам третьего и п того ключей и первому контакту кнопки, и второй запоминающий элемент , подключенный к выходам четвертого и шестого ключей и второму контакту кноп0 ки.

Указанна  совокупность позвол ет cq- кратить врем  переходного процесса в момент смены рабочего элемента и учесть отклонение фазы при наличии дестабилизи5 рующих факторов на управл емой линии за- держки, что приводит к улучшению спектральных характеристик выходного сигнала устройства.

На фиг, 1 приведена схема предлагае0 мого устройства синхронизации фаз; на фиг

2 - схема известного устройства, на фиг. 3 зависимость изменени  времени задержки

от величины управл ющего напр жени .

Устройство (фиг. 1} содержит местный

5 генератор 1, опорный генератор 2, местный генератор 1 через управл емую линию 3 задержки подключен к входу фазового дискриминатора 4, второй вход которого соединен с выходом опорного генератора 2, выход

0 фазового дискриминатора 4 через коммутируемый зар дно-разр дный блок 5 соединен с одним из входов коммутируемого запоминающего блока 6, управл ющие входы которого соединены с выходами тригге5 ра 7, счетный вход которого подключен к выходу схемы ИЛИ 8, а выход коммутируемого запоминающего блока б соединен с управл ющим входом управл емой линии 3 задержки. Третий вход коммутируемого за0 поминающего блока б соединен с источником 9 посто нного напр жени  Е1 через ключ 10, а с источником 11 посто нного напр жени  - через ключ 12. Второй вхс лю- ча 12 подключен к выходу элемента НЕ 13,

5 выход которого и второй вход ключа 10 объединены и подключены к выходу порогового элемента 14, вход которого соединен с выходом коммутируемого запоминающего блока б,

Коммутируемый запоминающий блок 6 содержит пусковую кнопку 15, соединенную с первым 16 и вторым 17 запоминающими .шементами (конденсаторами С1 и С 2), четыре ключа 18-21. Первые входы ключей 18, 19 объединены и подключены к третьему входу коммутируемого запоминающего блока 6. Второй вход ключа 19 объединен с вторым входом ключа 20 и соединен с первым управл ющим входом коммутируемого запоминающего блока 6, к второму управл ющему входу этого блока подключены объединенные вторые входы ключей 18, 19. Первые входы ключей 20, 21 также объединены и  вл ютс  входом-выходом коммутируемого запоминающего блока 6, Первые входы четвертого и шестого ключей объединены и подключены к второму запоминающему злементу С1 и второму контакту кнопки, а первые входы третьего и п того ключей объединены и подключены к первому запоминающему элементу С2 и первому контакту кнопки. К входам элемента ИЛИ 8 подключены выходы пороговых элементов 22, 23, входы которых объединены и подключены к выходу коммутируемого запоминающего блока 6.

Устройство (фиг 1} работает следующим образом.

С выхода местного генератора 1 сигнал подаетс  на вход управл емой линии 3 задержки . Задержка, а следовательно, и фаза выходного сигнала, зависит от приложенного к ее управл ющему входу посто нного напр жени , источником которого служит один из запоминающих элементов 16, 17.

Пусть в исходном состо нии триггер 7 находитс  в таком положении, при котором ключи 19, 20 будут открыты, а ключи 18, 21 - закрыты. В этом случае запоминающий элемент 16 (конденсатор С1) становитс  рабочим, а запоминающий элемент 17 (конденсатор С2) - вспомогательным, Пороговый элемент 14 вырабатывает напр жение , при котором открыт ключ 10, а вспомогательный конденсатор С2 через открытые ключи 10, 19 подключен к источнику 9 посто нного напр жени  Е1. Нажатием кнопки 15 рабочей конденсатор С1 подключаетс  параллельно конденсатору С2 и на них устанавливаетс  напр жение источника Е1.

8 зависимости от соотношени  фаз выходного и опорного сигналов на выходе фазового дискриминатора 4 образуетс  сигнал, соответствующий опережению или отставанию фазы выходного сигнала устройства . Пусть фаза опорного сигнала опережает фазу сигнала на выходе управл емой линии 3 задержки, Фазовый

дискриминатор 4 вырабатывает сигнал на подключение разр дной цепи коммутируемого зар дно-разр дного блока (КЗРБ) 5. При достижении нулевого значени  рассогласовани  фаз, а затем отставании фазы опорного сигнала в блоке КЗРБ5, включаетс  зар дна  цепь. Таким образом, напр жение на рабочем запоминающем элементе 16 будет следить за изменением разности фаз

0 местного и опорного генераторов и колебатьс  около значени , соответствующего нулевому рассогласованию фаз сигнала опорного генератора и сигнала с выхода линии 3 задержки. При достижении на рабо5 чем запоминающем элементе напр жени  UnM3Kc (порогового напр жени , задаваемого пороговым элементом 22) срабатывает пороговый элемент 22 и происходит смена состо ни  триггера 7, который, воздейству 

0 на коммутируемые запоминающие элементы , отключает рабочий запоминающий элемент 16 (конденсатор C1j от управл ющего входа управл емой линии 3 задержки и подключает к этому входу запоминающий эле5 мент 17 (конденсатор С2), который становитс  рабочим и к которому было подключено напр жение от источника 9 посто нного напр жени  Е1. Запоминающий элемент 16 становитс  вспомогательным и

0 к нему подключаетс  источник 11 посто нного напр жени  Е2, Поскольку изменение управл ющего напр жени  от UCMaKC до UCMMH (E2) соответствует изменению фазы выходного сигнала 2 п, на выходе фазового дискриминатора 4 по витс  сигнал, который будет воздействовать на КЗРБ 5 аналогично описанному.

При обратном изменении фазы рассогласование генераторов напр жени  управлени  будет мен тьс  от UnMnn к Е1, При достижении ипмин произойдет переключение управл ющего напр жени  в исмакс- Характеристика изменени  фазы выходного

5 сигнала от управл ющего напр жени  показана на фиг. 3.

Рассмотрим работу устройства под вли нием дестабилизирующих факторов, например при понижении температуры

0 окружающей среды. Величина времени задержки при этом уменьшаетс , Дл  сохранени  диапазона регулировани  линии задержки равным 2 п необходимо управл ющее напр жение U. Пусть расхождение

5 генераторов таково, что напр жение управлени  линии задержки измен етс  в сторону увеличени  напр жени . При достижении Упмакс должно произойти пере- ключение в исмин- Но вследствие того, что

0

величина времени задержки уменьшаетс  от температуры, на выходе фазового дискриминатора 4 вырабатываетс  сигнал, который заставит изменитьс  управл ющее напр жение в сторону иПМин скомпенсирует дополнительное температурное изменение времени задержки линии и, таким образом, исключит возможность возникновени  колебательного процесса в устройстве .

Технические преимущества устройства в части улучшени  спектральной характеристики выходного сигнала заключаютс  в следующем,

При наличии дестабилизирующих факторов , например температуры окружающей среды, произойдет изменение времени задержки .

При использовании управл емой линии задержки со звень ми типа К с индук- тивност ми L 100 мкГн с максимальным и минимальным значени ми емкости варикапа при крайних значени х управл ющего напр жени  дл  получени  изменени  времени задержки АТ31 0,2 мкс (2 л), АТ32 0,4 мкс (4 л) необходимо иметь 20 и 40 звеньев на частоте 5 МГц.

Врем  задержки линии с обозначен- ными параметрами составит 0 938 (4,69 л) и 1,876 мкс (9,38 л).

Основыва сь на данных по температурным применени м, принимают ТКЕ на варикапах 100-Ю 6 0 (с ТКИ на индуктивности 350-10 И с в диапазоне температур 20-70°С.

Тогда приращение задержки на линии с 20 звень ми составит 0,1  , с 40 звень ми - 0,2  , т.е. 18 и 36° на частоте 5 МГц.

Как указано в литературе, затухание фазового рассогласовани  коммутации происходит за интервал времени, равный 16 Тз, где Т3 - врем  затухани  управл емой линии задержки,

Так как в предлагаемом устройстве врем  задержки линии, а также приращение фазы за счет температуры окружающей среды, в 2 раза меньше, чем в известном, максимальное отклонение фазы в момент перехода будет в 2 раза меньше, а переходной процесс в 2 раза быстрее, чем в известном устройстве.

Учитыва , что частота сигнала  вл етс  производной от фазы сигнала,спектральные характеристики выходного сигнала будут лучше, чем в известном устройства.

Claims (2)

1. Устройство синхронизации фаз двух генераторов, содержащее последовательно

соединенные генератор, управл емую линию задержки, фазовый дискриминатор, коммутируемый зар дно-разр дный блок и коммутируемый запоминающий блок, выход 5 которого подключен к управл ющему входу управл емой линии задержки, опорный генератор , выход которого подключен к другому входу фазового дискриминатора, перрый и второй пороговые элементы, входы кото0 рого соединены с выходом коммутируемого запоминающего блока, последовательно соединенные элемент ИЛИ и триггер, выходы которого подключены к первому и второму управл ющим входам коммутируемого за5 поминающего блока, а также первый источник посто нного напр жени , отличающеес  тем, что, с целью улучшени  спектральных характеристик выходного сигнала, в него введены последовательно соединен0 ные третий пороговый элемент, вход которого подключен к выходу коммутируемогр запоминающего блока, и элемент НЕ, последовательно соединенные второй источник посто нного напр жени  и первый

5 ключ, и второй ключ, подключенный к первому источнику посто нного напр жени , при этом управл ющие входы первого и второго ключей подключены соответственно к выходам элемента НЕ и третьего порогово0 го элемента, выходы ключей подключены к третьему управл ющему входу коммутируемого запоминающего блока, выходы первого и второго пороговых элементов подключены к элементу ИЛИ.

5

2. Устройство по п.1, о т л и ч а ю щ е е- с   тем, что коммутируемый запоминающий блок содержит третий, четвертый, п тый и шестой ключи, причем вторые входы чет0 вертого и п того ключей объединены и  вл ютс  первым управл ющим входом0 коммутируемого запоминающего блока, вторые входы третьего и шестого ключей объединены и  вл ютс  вторым управл ю5 щим входом коммутируемого запоминающего блока, первые входы третьего и четвертого ключей объединены и  вл ютс  третьим управл ющим входом коммутируемого запоминающего блока, первые вхо0 ды п того и шестого ключей объединены и  вл ютс  входом и выходом коммутируемого запоминающего блока, кн ку, первый запоминающий элемент, подключенный к выходам третьего и п того клю5 чей и первому контакту кнопки, и второй запоминающий элемент, подключенный к выходам четвертого и шестого ключей и второму контакту кнопки.

Уза

зад W

&

пмин Uс мин

2JT УСПОКС УП махе W

Фиг.З