SU1753596A2 - Кодер телевизионного сигнала - Google Patents

Abstract

Изобретение относитс  к технике св зи и вычислительной технике и  вл етс  усовершенствованием устройства по авт.св.№ 1569990. Его использование в цифровых телевизионных системах с эффективным кодированием видеоданных позвол ет повысить информативность кодера. Это достигаетс  введением блока сокращени  избыточности , выполнение которого обеспечивает реализацию алгоритма усреднени  элементов изображени  в пределах группы 2x2. 1 з.п.ф-лы, 6 ил.

Description

Изобретение относитс  к технике св зи и вычислительной технике, может быть использовано в цифровых телевизионных системах с эффективным кодированием видеоданных,  вл етс  усовершенствованием кодера телевизионного сигнала по авт.св.№ 1569990.

Кодер телевизионного сигнала содержит аналого-цифровой преобразователь, вход которого  вл етс  входом кодера, первый сумматор, первые выходы которого через блок инвертировани  соединены с соответствующими первыми входами второго сумматора, выходы которого подключены к соответствующим входам сумматора модулей, выходы которого соединены с соответствующими первыми входами кванто- вател , выходы аналого-цифрового преобразовател  подключены ко входам блока пам ти, выходы которого соединены с соответствующими вторыми входами второго сумматора и входам блока умножени , выходы которого подключены к соответствующим входам первого сумматора, вторые выходы которого соединены с соответствующими вторыми входами квантовател 

первые выходы которого подключены к первым входам дешифратора, выход которого соединен с управл ющим входом блока коммутации , выходы которого подключены к соответствующим входам блока кодировани , выход которого  вл етс  выходом кодера, а также первый-третий преобразователи кодов , второе выходы квантовател  соединены с первыми входами первого и входами второго преобразовател  кодов, выходы которого подключены к первым и вторым информационным входам блока коммутации, третьи выходы квантовател  соединены со вторыми входами дешифратора и первого преобразовател  кодов, входы и выходы третьего преобразовател  кодов подключены соответственно к первым выходам квантовател  и третьим входам первого преобразовател  кодов.

Данный кодер реализует четырехкратное сжатие потока видеоданных дл  группы 2x2 в кадре. В нем тридцати двух (восьмиразр дных четыре) разр дному входному кодовому слову ставитс  в соответствие восьмиразр дное выходное кодовое слово по следующему алгоритму.

сл С

х|

сл

OJ

сл о о

Ю

В кодере вычисл етс  ai, 32 и S:

1 t

л

Т 2, X . 32 4 1

7j S I х | - а 1 I ;

| )

S s,

1, если х i а 1 , О, если х i a 1,

где xi - элементы кодируемой группы.

Структуры матрицы S при адаптивном групповом кодировании групп размером 2x2 имеют вид:

Матрица знаков №1 соответствует группам с , № 2-3 - горизонтальным, № 4-5

-вертикальным, N56-13- наклонным контурам , матрицы 14-15 принадлежат наклонным одноэлементным лини м. Веро тности горизонтальных и вертикальных контуров примерно одинаковы и существенно превышают веро тность наклонных контуров и наклонных линий. Эксперименты показали, что исключение наклонных контуров и линий путем обнулени  кода 32 дл  этих групп практически не приводит к ухудшению качества кодированных изображений.

Дл  улучшени  качества изображений широко используютс , так называемые FIR

-фильтры. В этих фильтрах ограничиваетс  полоса пространственных частот в диагональном направлении. Это возможно из-за того, что зрение человека  вл етс  анизотропным - оно менее остро в диагональном направлении.

Исключение с 6 по 14 структуры S по сути также  вл етс  анизотропной фильтрацией (FIR - фильтрацией) ТВ изображений.

В выходном восьмиразр дном кодовом слове 56 кодовых комбинаций отводитс  на кодирование групп с , т.е. ai - с 1 по 56 С 57 по 106-ю отвод тс  на группы с матрицей знаков № 2, с 107 по 156 -ю - с S № 3, с 157 по 206-ю - с S №4 и с 207 по 256 - с матрицей знаков номер 5. т.е. на каждый

контур из четырех возможных типов отводитс  50 кодовых комбинаций.

Известно, дл  того, чтобы предотвратить по вление ложных контуров на моно- хромных изображени х, обычно требуетс  ,50 и более уровней квантовани  х,. Ввиду значительной межэлементной коррел ции статистика ai близка к статистике xi, поэтому оказалось, что дл  ai также достаточно 50

уровней нелинейного квантовани .

Дл  каждого из четырех передаваемых

контуров число единиц кода S равно 2, т.е.

I . И дл  каждого контура возможные зна чени  за лежат в пределах треугольника допустимых кодовых комбинаций, представленного на фиг.7.

I

i Дл  каждого ai значение 32 лежит в пределах (О,(n-p)ai) при ai 128 или (0,(255-ai)p, при . В предлагаемом кодере реализовано совместное кодирование ai и за: дл  каждого койтура значени  ai и аз выбирэютс  из треугольника допустимых значений.

Если дл  групп с нэ ai отводитс  56 кодовых комбинаций, то при а- 0 на две

переменные ai и 32 отводитс  50 кодовых комбинаций. Таким образом, дл  групп с 32 & 0 и вертикальным или горизонтальным контуром число комбинаций уменьшаетс  Это оказываетс  возможным из-за маскиру

ющих свойств контуров. Эксперименты показали , что сжатие потока видеоданных в 4 раза по изложенному выше алгоритму прак тически не приводит к ухудшению качества изображений. Сжатие с 32 бит на слово до

14 бит достигнуто за счет перехода от кодируемых элементов Х1,х2,хз,х4 к переменным ai, 32и5ис14 бит до 8 бит за счет исключени  структурной избыточности ai, 32 и S.

Известно, что дл  вещательных ТВ изображений интервал коррел ции составл ет 16 элементов. Следствием такой существенной межэлементной коррел ции  вл етс  коррел ци  между кодируемыми группами.

В свою очередь, следствием межгрупповой коррел ции  вл етс  наличие избыточности в передаваемом цифровом потоке видеоданных , т.е. низка  информативность кодера . Низка  информативность известного

кодера  вл етс  его существенным недо

статком. i

i Цель предлагаемого изобретени  за ключаетс  в повышении информативности кодера.

Указанна  цель достигаетс  тем, что в кодер телевизионного сигнала между выходами блока пам ти и объединенными вторыми входами второго сумматора и входами блока умножени  введен блок сокращени  избыточности, выполненный на делителе частоты, буферном регистре и накапливающем сумматоре, информационные входы которого  вл ютс  одноименными входами блока сокращени  избыточности, выход делител  частоты подключен ко входу обнулени  накапливающего сумматора, выходы которого соединены с информационными входами буферного регистра, выходы которого  вл ютс  выходами блока сокращени  избыточности, счетный вход делител  частоты и тактовый вход накапливающего сумматора блока сокращени  избыточности объединены с первым тактовым входом блока пам ти, тактовыми входами аналого-цифрового преобразовател  и квантовател  и  вл ютс  первым тактовым входом кодера, вход разрешени  записи буферного регистра блока сокращени  избыточности объединен с первым тактовым входом блока кодировани  и  вл етс  вторым тактовым входом кодера, вход разрешени  считывани  буферного регистра блока сокращени  избыточности  вл етс  третьим тактовым входом кодера, вход обнулени  делител  частоты блока сокращени  избыточности объ- единен со входом обнулени  блока пам ти, вторым тактовым входом блока кодировани  и  вл етс  четвертым тактовым входом кодера, управл ющие входы блока пам ти  вл ютс  одноименными входами кодера.

Введение указанных блоков позвол ет реализовать следующий алгоритм эффективного кодировани . В кодере цифровое телевизионное изображение разбиваетс  на квадратные непересекающиес  группы 4x4 элементов в кадре. Кажда  кодируема  группа в блоке сокращени  избыточности разбиваетс  на четыре подгруппы 2x2 так, как показано ниже:

: : С :

Дл  каждой подгруппы вычисл етс  среднеарифметическое значение и четыре восьмиразр дных кода отдаютс  в известный кодер дл  эффективного кодировани . В кодере производитс  сжатие четырех восьмиразр дных слов по изложенному выше правилу до одного восьмиразр дного слова. В результате восемь разр дов отводитс  на 16 элементов и достигаетс  сжатие до 0,5 бит/элемент.

Сокращение избыточности в водимом блоке производитс  самым простым в смыс- 5 ле реализации способом - усреднением эле- ментов в пределах группы 2x2. Такое усреднение не приводит к ошибочному декодированию на равно ркостных участках, но приводит к смазу контуров. Поскольку

0 дол  равно ркостных участков велика, то такое усреднение не приводит к большой ошибке кодировани .

Дл  изображений естественного происхождени  наиболее веро тны гориЗонталь5 ные и вертикальные контуры. Это справедливо не только дл  элементов изображени , но и дл  среднеарифметических значений квадратных групп пхп элементов. Поскольку кодер - прототип сохран ет эти

0 контуры, то именно это обсто тельство  вилось причиной выбора его в качестве прото- типа. Моделирование показало, что уменьшение частоты дискретизации в четыре раза с подачей среднеарифметических

5 значений на известный кодер не приводит к существенной потере качества изображений . При этом усложнение кодера незначительно: его нужно доукомплектовать пам тью на кадр и накапливающем сумма0 тором. Добавка такой периферии к известному кодеру позвол ет YMeHbLUMTb затраты на кодирование элемента до 0,5 бит/элемент .

Итак, проигрыш - ухудшение качества

5 изображений. Причем основной вклад в ухудшение вносит усреднение значений элементов в пределах групп 2x2. Моделирование показало, что эффективное кодирова- ние среднеарифметических значений

0 практически не приводит к дополнительному в сравнении с усреднением потере качества изображений. Это достигаетс  благодар  согласованию параметров кодировани  со статистикой изображений и

5 свойствами зрительного анализатора, а именно сохранение горизонтальных и вертикальных контуров, Выигрыш - уменьшение затрат на кодирование элемента с 2 до 0,5 бит/элемент, т.е. поток видеоданных

0 уменьшаетс  еще в 4 раза. Поэтому проигрыш  вл етс  незначительным. Малы и аппаратурные затраты как плата за йыигрыш - кадрова  пам ть и накапливающий сумматор .

5 Таким образом, основным достоинством предлагаемого кодера  вл етс  значительное сжатие потока (в 16 раз) при достаточно простой аппаратурной реализации и приемлемом качестве кодированных изображений. Разработка предлагаемого

кодера проводилась исход  из критери  простоты аппаратурной реализации с целью использовани  этого кодера в составе бортовой аппаратуры.

Кроме объективного ухудшени  качества изображений, недостатком кодера  вл етс  низка  помехоустойчивость. Ошибка канала, поражаема  кодовое слово группы, приводит к неверному декодированию всех 16 элементов группы, В результате одиночна  ошибка канала приводит к по влению дефекта на изображении, характерного при его поражении пакетной ошибкой, т.е. происходит размножение ошибок как при ДИШ. В насто щее врем  проводитс  работа по повышению помехоустойчивости разработанного кодера.

На фиг.1 приведена схема кодера сигнала изображени ; на фиг.2 - схема блока сокращени  избыточности; на фиг.З - схема блока пам ти; на фиг.4 - схема квантовател ; на фиг.5 - таблица перекодировани  дл  преобразовател  кодов; на фиг,6 - таблица перекодировани  дл  преобразовател  кодов .

Блок 1 представл ет собой аналого- цифровой преобразователь (АЦП), выполненный по известной схеме параллельного АЦП с кодирующей логикой на посто нной пам ти. Выход АЦП 1 соединен с входом блока 2 пам ти. Выход последнего через блок 3 сокращени  избыточности соединен с входом блока 4 умножени . В блоке 3 каждой кодируемой группе из 16 элементов изображени  ставитс  в соответствие четыре элемента хч.хг.хз.х/. В блоке 4 каждый элемент умножаетс  на 1/п - блок 4 может быть реализован на п ППЗУ, на каждый из которых поступает один элемент xi.

В ППЗУ. в соответствии с защитой программой умножени  производитс  умножение xi на 1/п. С целью повышени  точности делени  блок 4 может быть реализован на D-триггерах и нескольких схемах суммировани  соответствующих сигналов.

Выход блока 4 соединен с входом блока 5. Сумматор содержит собственно схемы суммировани , выполненные на логических элементах И, ИЛИ, НЕ

В конкретно выполненном устройстве дл  четырех одновременно кодируемых элементов сумматор 5 включает три схемы суммировани : на первой складываютс  xi/n и х2/п, на второй хз/n и х4/п и на третьей - сумма с первой и второй схем суммирова- ни . Первый выход сумматора 5 соединен с входом инвертора 6. Второй выход сумматора 5 соединен с вторым входом блока 9. Выход инвертора 6 соединен с первым входом сумматора 7 Выход последнего соединен с входом сумматора модулей. Сумматор

7содержит п схем суммировани . На i-й схеме суммировани  (,п) производитс  сложение xi с (-ai), т.е. вычисл етс 

ai xi+ai-n, где ai поступает с выхода инвертора 6. Значени  di передаютс  в сумматор

8модулей, который дл  состоит из четырех схем ППЗУ и трех сумматоров. На 1-ю схему ППЗУ поступает di, в которой зашита

программа перевода di из дополнительного в пр мой код, т.е. по существу вычисление модул  Idii. На первой схеме суммировани  складываютс  Idil и Id2l, на второй Idal и , на третьей - суммы с выходов первой и

второй схем суммировани , т.е. вычисл етс 

32

-1 V 2,i,

I х - а 1 I

Вычисленна  сумма без младшего разр да (т.е. деленна  на 2) подаетс  на выход Кроме того, на выход сумматора 8 модулей подаетс  матрица знаков, вычисл ема  при

определении модулей (xi-ai) Коды ai, 32 и S поступают на квантователь 9 Первые выходы квантовател  9 соединены с первыми входами дешифратора 10 и вторыми входами преобразовател  13 кодов, Дешифратор

10, вторые входы которого объединены с первыми входами преобразовател  15 кодов и подключены к третьим выходам квантовател  9, может быть реализован как преобразователь кодов на ППЗУ На вход

дешифратора 10 поступает семиразр дный код - три разр да а2 и четыре разр да S, а считываетс  один разр д. Этот выходной разр д равен единице, когда код 32 О и когда на выходе блока 10 присутствует одна

из четырех комбинаций S 0011, 0110, 1001, 1100.

Сигнал с выхода дешифратора 10  вл етс  управл ющим дл  коммутатора 11, пер- вые и вторые информационные входы

которого подключены, соответственно, к выходам преобразовател  14 кодов и преобразовател  13 кодов Блок 11 коммутации может быть выполнен на логических элементах И, ИЛИ, НЕ. На его информационные входы поступают восьмиразр дные и если на его управл ющий вход подаетс  ноль, то к выходу блока 11, подключенному к входу блока 12 кодировани , подключаетс  код с выхода преобразовател  14. Блок 12

представл ет собой параллельно-последовательный регистр, сворачивающий параллельный восьмиразр дный код в последовательный код. Вторые выходы квантовател  9 соединены со входами преобразовател  14 кодов и первыми входами

&

преобразовател  13 кодов, третьи выходы которого подключены к выходам преобразовател  15 кодов. Преобразователь 15 кодов может быть реализован на ППЗУ в соответствии с таблицей перекодировани  (фиг.6). В данной таблице выходной код определен только дл  4 из 16 кодовых комбинаций входного кода. Эти четыре кодовые комбинации соответствуют 2-ум горизонтальным и 2-ум вертикальным кодируемым контурам. В определении других двенадцати кодовых слов нет необходимости, так как дл  других структур S, соответствующих наклонным контурам и лини м, код аг обнул етс  и к выходу блока 11 будет подключено кодовое слово с выхода преобразовател  14. В данном преобразователе содержатс  кодовые комбинации, соответствующие равно рко- стным кодируемым группам. Кодовые комбинации , соответствующие группам с вертикальным или горизонтальным контуром , хран тс  в преобразователе 13 кодов, который может быть выполнен на ППЗУ по таблице перекодировани  (фиг.5). На вход преобразовател  14 поступает семиразр дный код ai (128 кодовых комбинаций), а считаетс  восьмиразр дный код В. При этом на выходе блока 14 могут быть только 56 кодовых комбинаций из 256 возможных: комбинации , соответствующие числам от 0 до 55 включительно, т.е. от (00000000) до (00110111). Значени  ai и В св заны следующей функциональной зависимостью:

В

fai, при ai 19 Э 1 2°-} + 20. при ai 19,

где х - цела  часть числа х

Приведенное соотношение однозначно определ ет таблицу перекодировани  дл  преобразовател  14.

Алгоритм нелинейного квантовани  ai представл ет собой грубую аппроксимацию логарифмической функции наиболее точно восстанавливаютс  малые значени  ai. При этом дл  ai 19 уровни квантовани  а; и В совпадают, а при а 19 каждые три соседних уровн  квантовани  ai представл ютс  одним. Выбор логарифмической функции целесообразен, поскольку согласуетс  с классическим психофизическим законом Вебера - Фехнера.

На вход преобразовател  13 поступают 4 старших разр да ai, три старших разр да 32 и два разр да с выхода преобразовател  14 - итого дев ть разр дов Дев тиразр дный код преобразуетс  в восьмиразр дный.

При этом на выходе блока 13 могут быть только 200 комбинаций из 256 возможных: комбинаций, соответствующие числам от 56 до 256 включительно, т.е. от 00111000 до 5 11111111 В таблице на фиг.5 дл  S 000 (с выхода блока 14) приведены возможные пары значений ai и 32 по входу и п тьдес т ,50 кодовых комбинаций по выходу, которые соответствуют числам F(l) от 56 до 105.

0 Дл  5 01 и 1-й пары (ai, 32) на выходе преобразовател  13 формируетс  комбинаци , соответствующа  числу F (l)F(i)+50, дл  S )+100идл  - F(i)F(i)t 150. Приведенное прави/fo од.-.

5 значно определ ет таблицу перекоди ровани  дес тиразр дного кода в восьмиразр дный дл  преобразовател  13. Блок 3 сокращени  избыточности вы полней на делителе 16 частоты, буферном

0 регистре 17 и накапливающем сумматоре 18, информационные входы которого  вл ютс  одноименными входами блока 3 сокращени  избыточности, выход делител  частоты 16 подключен к входу обнулени 

5 накапливающего сумматора 18, выходы которого соединены с информационными входами буферного регистра 17, выходы которого  вл ютс  выходами блока 3 сокращени  избыточности. Счетный вход делите0 л  16 частоты и тактовый вход накапливающего сумматора 18 блока сокращени  избыточности объединены с первым тактовым входом блока 2 пам ти, тактовыми входами аналого-цифрового преобразова5 тел  1 и квантовател  9 и  вл етс  первым тактовым входом кодера.

Вход разрешени  записи буферного регистра 17 блока 3 сокращени  избыточности обьединен с первым тактовым входом блока

0 12 кодировани  и  вл етс  вторым тактовым входом кодера, вход разрешени  считывани  буферного регистра 17 блока 3 сокращени  избыточности,  вл етс  третьим тактовым входом кодера, вход обнулени 

5 делител  16 частоты блока 3 сокращени  избыточности обьединен со входом обнулени  блока 2 пам ти, вторым тактовым входом блока 12 кодировани  и  вл етс  четвертым тактовым входом кодера, управ0 л ющие входы блока 2 пам ти  вл ютс  одноименными входами кодера.

Де/титель 16 частоты представл ет собой последовательно соединеннее суммирующий двухразр дный счетчик и

5 логический элемент ИЛИ-НЕ. Суммирующий счетчик считает каждые четыре такта частоты fT, поступающей на первый тактовый вход блока 3 сокращени  избыточности. Накапливающий сумматор 18 представл ет собой собственно сумматор, соединенный с последовательно-параллельным регистром . Сумматор состоит из схем суммировани , на которых производитс  сложение дес тиразр дных кодов, В последовательно-параллельный регистр на частоте fT/4 записываютс  четыре элемента xi, хз. хз, Х4. а затем, каждый такт частоты fт/16 считываетс  квартет кодируемых элементов.

Блок 2 пам ти содержит первый 19 и второй 20 счетчики импульсов, преобразователь 21 кодов, коммутатор 22, оперативно-запоминающее устройство 23 и буферный регистр 24, информационные входы которого  вл ютс  одноименными входами блока 2, выходы буферного регистра 24 соединены с информационными входами оперативно-запоминающего устройства 23, управл ющие входы которого  вл ютс  одноименными входами блока 2, тактовый вход буферного регистра 24 объединен со счетными входами счетчиков 19 и 20 импульсов, управл ющим входом коммутатора 22 и  вл етс  тактовым входом блока 2, входы обнулени  счетчиков 19 и 20 импульсов объединены и  вл ютс  входом обнулени  блока 2. выходы первого 19 и второго 20 счетчиков импульсов соответственно непосредственно и через преобразователь 24 кодов соединены с первыми и вторыми информационными входами коммутатора 22, выходы которого подключены к адресным входам оперативно-запоминающего устройства 23, выходы которого  вл ютс  выходами блока 2.

ОЗУ 23 выполнено, например, на микросхеме 565РУ5. Дл  изображени  512x512 элементов счетчики 19 и 20 импульсов - восемнадцатиразр дные, т.е. формируют 18 - разр дный адрес. Преобразователь 21, например , на РТ5, также  вл етс  восемнадцатиразр дным . Коммутатор 22 может быть выполнен на логических элементах И, ИЛИ, НЕ.

Квантователь 9 содержит преобразова- тель-25 кодов, который может быть выполнен на ППЗУ, и блоки 26 и 27 задержки, которые могут быть выполнены, например, на D-триггерах или логических элементах. В преобразователе 25 производитс  грубое равномерное квантование восьмиразр дного кода 32 в трехразр дный аа по правилу 32, которое однозначно определ ет таблицу перекодировани  преобразовател  25.

Управление блоками, вход щими в кодер сигнала изображени , осуществл ет синхрогенератор,

Синхрогенератор (СГ) формирует следующие частоты: тактовую fT, канальную Ткан,

сигналы дл  управлени  ОЗУ, а также часто тытт/4итт/16.

К входу частоты fT подключены входы синхронизации блоков 1,16,18,26 и 27 в случае реализации блоков 26 и 27 задержки на D-триггерах, вход счета счетчиков 19 и 20, управл ющий вход блоков 22 коммутации, К входу частоты fT/4 подключены входы синхронизации последовательного регистра 17.

0 Частота ft/16 подаетс  на параллельный регистр 17, частотой т сбрасываютс  в ноль счетчики 16, 19 и 20. Частотой Ткан считаетс  кодовое слово группы с блока 12 в цифровой канал св зи.

5 Кодер сигнала изображени  работает следующим образом.

В АЦП1 аналоговый сигнал монохромного изображени  подвергаетс  дискретизации с частотой fT 12 МГц, квантованию

0 на 256 уровней и кодированию позиционным восьмиразр дным кодов. Восьмиразр дные элементы xij цифрового ТВ изображени  с выхода АЦП 1 поступают в блок 2 пам ти. В блоке 2 производитс  за5 держка ТВ сигнала на кадр. Счетчики 19 и 20 записи и считывани  считают такты час- тоты fr. Адреса записи-считывани  поступают на коммутатор 22, которые в течение первого полутакта частоты fT подает на ад0 ресные входы ОЗУ 23 адреса считывани , а в течение другого полутакта - адреса записи . Адреса считывани  поступают с преобразовател  21 кодов, который дл  группы

XII, Х12. Х13, Х14, Х21, Х22, Х23- Х24, Х31, Х32. ХЗЗ,

5 хз4, Х41, Х42. Х43, Х44 выдает адреса следующей последовательности элементов: хи.

Х12, Х21, Х22. Х13, Х14, Х23. Х24, Х31. Х32. Х41, Х42.

хзз, хз4, Х43, Х44, т.е последовательности адресов записи 1-15,16 дл  изображени 

0 512x512 элементов ставитс  в соответствующие следующа  последовательность адресов считывани  1,2,513,514,3,4,515,516, 1025, 1026,1537, 1538,1027,1028,1539,1540. Приведенное на примере группы элементов

5 xij, ,4, ,4 правило формировани  адресов считывани  по адресам записи распростран етс  на следующие циклы (по 16 элементов) адресов записи, т.е. однозначно определ ют таблицу перекодировани  дл 

0 преобразовател  21 кодов Получено аналитическое выражение (3), где 3 - адрес записи, С - адрес считывани , которое запрограммировано и получены распечатки преобразовани  2 18 адресов записи в 2 18

5 адресов считывани . Программа и распечатки используютс  дл  программировани  на ППЗУ. Поскольку правило перепаковки адресов не входит в объем прит зани  авторов , то программа и распечатки не прилагаютс . Перепаковка адресов производитс  в любом кодере группового кодировани , который осуществл ет кодирование группами элементов в кадре (в отличие от кодировани  в строке и в поле). Элементы xlj дл  каждой кодируемой группы в изложенном пор дке поступают в блок 3 сокращени  избыточности. В нем с помощью накапливающего сумматора 18, включающего сумматор, регистр, счетчик и элемент ИЛИ-НЕ, вычисл ютс  следующие суммы:

Х1 Х11+Х12+Х21+Х22: Х2 ГХ13+Х14+Х23+Х24: ХЗ Х31+Х32+Х41+Х42; Х4 ХЗЗ+Х34+Х43+Х44.

Счетчик считает четыре такта частоты fj. При коде 00 на его выходе, сигнал на выходе элемента ИЛИ-НЕ равен единице. Эта единица сбрасывает в ноль регистр, на котором в течение предыдущего такта fr хранилась сумма четырех элементов. Эта сумма без двух младших разр дов (т.е. , , , ) по такту частоты тт/4, совмещенной на выходе с сигналом на выходе элемента ИЛИ-НЕ, записываетс  в последовательный регистр 17. После сброса регистра в ноль он начинает копить сумму следующих четырех элементов. Когда в последовательный регистр регистра 17 запишутс  все четыре элемента XL Х2, хз, Х4, они по такту частоты fT/16 записываютс  в параллельный регистр регистра 17 и с него поступают в блок 4 умножени  и на вторые входы блока 7, В блоке 4 каждый элемент xi умножаетс  на 1/4 и результат каждого умножени  подаетс  в сумматор 5. где произ4

водитс  вычисление ai Ј (1/4- Xj).

i 1

Семиразр дный код (без младшего разр да ) подаетс  в инвертор б и квантователь 9, После инвертировани  код at поступает в сумматор, где осуществл етс  вычисление четырех разностей (x,-ai), которые передаютс  в сумматор модулей. В данном блоке

4

производитс  вычисление Г Ixrail

i 1

и формирование матрицы знаков S из знаков разностей (xi-ai). В квантователь 9 поступает семиразр дный код 32. Коэффициент 32 в квантователе 8 подвергаетс  равномерному грубому квантованию по правилу Э2 а2/32, а переменные at и S задерживаютс  на врем  квантовани  а2. Разр дности на выходе ai, 32 и S на выходе блока 9 равны 7, 3, 4

соответственно. Коды 32 и S поступают в дешифратор 10. Сигнал на выходе дешифратора 10 равен единице, когда аг & 0 и S равна одна из четырех комбинаций 0011,

0110,1001.1100.

Сигнал с выхода блока 10  вл етс  управл ющим дл  блока 11. на один вход которого подаетс  восьмиразр дный код с выхода преобразовател  14, а на другой восьмиразр дный код с выхода преобразовател  13. В преобразователе 14 осуществл етс  грубое нелинейное квантование ai дл  групп по закону:

в-J

ai при ai 19

- Э 1 з 2° + 20 приа1 19.

На ai при отводитс  56 кодовых комбинаций. В восьмиразр дном итоговом кодовом слове им соответствуют комбинации с (00000000) по (00110111). Комбинаци  из этого множества комбинаций подключаетс  к выходу блока 11, если управл ющий сигнал равен нулю. В преобразователе 13 хран тс  кодовые комбинации с (00111000) по (11111111). соответствующие кодируемым группам с 32 5й 0 и вертикальным или

горизонтальным контуром. На каждый из четырех возможных контуров (номера их задаютс  с помощью преобразовател  15) отводитс  50 кодовых комбинаций, которые формируютс  в соответствии с таблицей

(фиг 5). Полученное итоговое слово кодовой группы с выхода блока 11 в параллельном коде подаетс  на вход блока 12 кодировани , где сворачиваетс  в последовательный код и поступает в цифровой канал св зи. В

кодере 16 элементам изображени  ставитс  в соответствие восьмиразр дное кодовое слово, т.е. сжатие достигаетс  до 0,5 бит/элемент.

Достоинством кодера  вл етс  относительно проста  аппаратурна  реализаци  при значительном коэффициенте сжати  потока видеоданных. Кодер сохран ет горизонтальные и вертикальные перепады между xi, Х2, хз. Х4. Поскольку веро тность

таких контуров в изображени х естественного происхождени  высока, то кодер не приводит к существенной деградации изображений .

Использование предлагаемого устройства целесообразно как по техническим, так и по экономическим соображени м.

Claims (2)

1. Формула изобретени  1 Кодер телевизионного сигнала по авт.св.М: 1569990, отличающийс  тем. что, с целью повышени  информативности кодера, между выходами блока пам ти и объединенными рторыми входами второго сумматора и входами блока умножени  введен блок сокращени  избыточности, выполненный на делителе частоты, буферном регистре и накапливающем сумматоре, информационные входы которого  вл ютс  одноименными входами блока сокращени  избыточности, выход делител  частоты подключен к входу обнулени  накапливающего сумматора, выходы которого соединены с информационными входами буферного регистра , выходы которого  вл ютс  выходами блока сокращени  избыточности, счетный вход делител  частоты и тактовый вход накапливающего сумматора блока сокращени  избыточности объединены с первым тактовым входом блока пам ти, тактовыми входами аналого-цифрового преобразовател  и квантовател  и  вл ютс  первым тактовым входом кодера, вход разрешени  записи буферного регистра блока сокращени  избыточности объединен с первым тактовым входом блока кодировани  и  вл етс  вторым тактовым входом кодера, вход разрешени  считывани  буферного регистра блока сокращени  избыточности  вл етс  третьим тактовым входом кодера,

   вход обнулени  делител  частоты блока сокращени  избыточности объединен с входом обнулени  блока пам ти и вторым тактовым входом блока кодировани  и  вл - етс  четвертым тактовым чходом кодера, управл ющие входы блока пам ти  вл ютс  одноименными входами кодера.
2. 2. Кодер по п. 1,отличающийс  тем, что блок пам ти содержит первый и 0 второй счетчики импульсов, преобразователь кодов, коммутатор, оперативно-запоминающее устройство и буферный регистр, информационные входы которого  вл ютс  одноименными входами блока, выходы бу- 5 ферного регистра соединены с информационными входами оперативно-запоминающего устройства, управл ющие входы которого  вл ютс  одноименными входами блока, тактовый вход буферного регистра объединен со 0 счетными входами счетчиков импульсов, управл ющим входом коммутатора и  вл етс  тактовым входом блока, входы обнулени  счетчиков импульсов объединены и  вл ютс  входом обнулени  блока, выходы первого 5 и второго счетчиков импульсов соответственно непосредственно и через преобразователь кодов соединены с первыми и вторыми информационными входами коммутатора , выходы которого подключены к 0 адресным входам оперативно-запоминающего устройства, выходы которого  вл ютс  выходами блока,

   /г

   f

   10

   7

   18

   17

   0

   Л/V

   Фиг. 2

   фиг.З

   О

   Если нодоба  комйинаци  w бшоде 5/fo/fff /J o/rtfodt/me нанесходно кодируемых /rap (fff, а), та &холонмм & t/ 5i л/7Ј/#едемА/ жжени  it сгг} которые ftpt/cSart/fow/nc1 (Ј/pt/eM0t/ гру/г е с з/лаг/ /с0м5унациеи

   Фиг.$

   255

   О

   Ш

   7

   Фиг. 6

   f 55-fft)p

   255 fft