SU1750044A1 - Селектор импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  выделени  импульсных периодических сигналов из помех Селектор импульсов содержит аналого-цифровой преобразователь 1 коммутаторы 2 5 и 10, блок 3 выбора наименьшего значени , ключевой блок 4, блок б задержки таймер 7 источник 8 регулируемого опорного уровн , компаратор 9, шину 11 установки количества импульсных последовательностей , шину 12 установки времени задержки шину 13 тактовых импульсов, шину 14 запуска устройства, шину 15 запуска АЦП сигнальную шину 16 выходную шину 17 Уменьшение искажений формы импульсов позвол ет повысить точность селекции 5 ил

Description

а

о о

fc

Фиг.1

Изобретение относитс  к импульсной технике и может быть использовано дл  выделени  импульсных периодических сигналов из помех.

Известно устройство селекции импульсов , состо щее из п параллельно соединенных линий задержки и схемы совпадени  п импульсов,

Основным недостатком данного устройства  вл етс  ограничение, накладываемое на форму входных сигналов схемой совпадени ,

Известно также устройство накоплени  сигнала (рециркул тор), содержащее сумматор , устройство согласовани  коэффициента передачи и устройство задержки.

Основными недостатками этого устройства  вл ютс  длительность процесса устранени  помех из-за необходимости проведени  многих циклов суммировани  сигналов дл  достижени  приемлимого отношени  между уровн ми полезных сигналов и помех, а также невозможность работы устройства при изменении периода следовани  сигнала.

Наиболее близким к предлагаемому по технической сущности  вл етс  селектор импульсов, содержащий АЦП, два коммутатора , устройство выбора наименьшего значени  сигнала, ключевое устройство, устройство задержки, таймер.

Основным недостатком известного устройства  вл етс  высокое требование к стабильности временного расположени  импульсов в последовательност х. Даже небольшие временные смещени  импульсов друг относительно друга в импульсных последовательност х (что имеет место, например , в радиолокации, когда интервалы времени между периодическими посылками сигнала в направлении быстро движущейс  цели и откликами от неё измен ютс ) или незначительные вариации периода Т (в пределах нескольких процентов от Т) повторени  принимаемого сигнала привод т к искажению формы компонент принимаемого сигнала.

Цель изобретени  - повышение точности селекции путем уменьшени  искажений формы импульсов.

Сущность изобретени  заключаетс  в том, что в селектор импульсов, содержащий аналого-цифровой преобразователь (АЦП), сигнальный вход которого соединен с сигнальной шиной, а выход - с входом первого коммутатора, управл ющий вход которого соединен с управл ющим входом второго коммутатора и первым выходом таймера, а первый выход - с первым входом блока выбора наименьшего значени , второй вход

которого соединен с выходом блока задер жки, а выход - с первым входом второго коммутатора, второй вход которого соединен с вторым выходом первого коммутатора , причем первый вход таймера соединен с шиной запуска устройства, второй вход - с шиной установки количества импульсных последовательностей, третий вход - с шиной тактовых импульсов, четвертый вход - с

0 шиной установки времени задержки и первым входом блока задержки, второй вход которого соединен с входом запуска аналого-цифрового преобразовател  и шиной запуска аналого-цифрового преобразовател ,

5 причем второй вход таймера соединен с управл ющим входом ключевого блока, выход которого соединен с выходной шиной, дополнительно введены компаратор, третий коммутатор и источник регулируемого опор0 ного уровн , выход которого соединен с первым входом компаратора, второй вход которого соединен с выходом второго коммутатора и первым входом третьего коммутатора , а выход - с первым управл ющим

5 входом третьего коммутатора, второй управл ющий вход которого соединен с первым выходом таймера, второй вход - с первым выходом первого коммутатора, а выход - с сигнальными входами блока за0 держки и ключевого блока.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - структурна  схема таймера; на фиг. 3 - 5 - структурна  схема блока выбора наименьшего значени .

5 Селектор импульсов содержит последовательно соединенные АЦП-1, первый коммутатор 2, блок 3 выбора наименьшего значени , второй коммутатор 5, а также ключевой блок 4, блок б задержки, таймер 7,

0 источник 8 регулируемого опорного уровн , компаратор 9, третий коммутатор 10, шину 11 установки количества импульсных последовательностей , шину 12 установки времени задержки, шину 13 тактовых импульсов,

5 сигнальную шину 16, шину 15 запуска АЦП, шину 14 запуска устройства и выходную шину 17.

Выход блока 6 задержки соединен с вторым выходом блока выбора наименьшего

0 значени , сигнальный вход соединен с сигнальным входом ключевого блока 4. управл ющий вход которого соединен с вторым выходом таймера 7, первый выход которого соединен с управл ющими входами первого

5 коммутатора 2 и второго коммутатора 5, второй вход которого соединен с вторым выходом первого коммутатора. Выход источника 8 регулируемого опорного уровн  соединен с первым входом компаратора 9, второй вход которого соединен с выходом второго

коммутатора 5 и первым входом третьего коммутатора 10, первый управл ющий вход которого соединен с выходом компаратора 9, второй управл ющий вход соединен с первым выходом таймера 7, второй вход соединен с первым выходом первого коммутатора 2, а выход соединен с сигнальным входом ключевого блока 4. Первый и второй входы таймера 7 соединены с шинами 14 и 11 соответственно, третий - соединен с шиной 13, четвертый вход - с шиной 12 и первым входом блока 6 задержки, второй вход которого соединен с входом запуска АЦП 1 и шиной 15, а вход АЦП 1 соединен с шиной 16. Выход ключевого блока соединен с шиной 17. Таймер 7 (фиг. 2) содержит первый 18 и второй 19 триггеры, первый 20 и второй 21 счетчики импульсов, первый и второй цифровые компараторы 22 и 23 кодов, элемент 2 И24, одновибратор 25. Первый вход элемента 2И 24  вл етс  первым входом таймера и соединен с входами сброса триггеров 18 и 19 и второго счетчика 21. Второй вход элемента 2И 24 соединен с выходом одновибратора 25,входом установки первого триггера 18 и счетным входом второго счетчика 21. Выход элемента 2И 24 соединен с входом сброса первого счетчика 20, счетный вход которого  вл етс  третьим входом таймера 7, а выход соединен с первым входом первого компаратора 22, вто .рой вход которого  вл етс  четвертым входом таймера 7, а выход соединен с входом одновибратора 25. Выход второго счетчика 21 соединен с первым входом второго компаратора 23, второй вход которого  вл етс  вторым входом таймера 7, а выход соединен с тактовым входом триггера 19.

Блок 6 задержки (фиг. 3) в случае, когда реализуетс  переменна  задержка, может быть выполнен по одной из известных схем управл емой цифровой задержки, например , на основе интегральных схем типа

4557 (США), представл ющих собой сдвиговой регистр переменной длины.

Блок 3 содержит компаратор 26 кодов, элемент ИЛИ 27 и коммутатор 28, выход которого  вл етс  выходом блока 3, первый и второй вход  вл ютс  первым и вторым входами блока 3 и соединены соответственно , с первым и вторым входами компаратора 26 и коммутатора 28, первым и вторым входами компаратора 26, первый и второй выходы которого соединены с входами элемента ИЛИ 27, выход которого соединен с входом управлени  коммутатора 28.

Устройство работает следующим образом .

Перед началом работы устройства задаютс , например, тумбперами на шине 11 значени  количества импульсных последовательностей п, необходимого дл  предва- 5 рительной селекции сигнала перед его выдачей, а на шине 12 - времени задержки т, равные периоду повторени  последовательностей импульсов.

Работа устройства начинаетс  по сигна0 лу запуска на шине 14, по которому таймер 7 вырабатывает сигналы управлени  переключением коммутаторов 2, 5 и 10 в положение замыкани  контактов 1-п и размыкани  ключа 4.

5 Сигнал с входа устройства через коммутаторы 2, 5 и 10 поступает на блок 6 задержки через врем  г, равное заданному времени задержки, таймер 7 по первому выходу-формирует сигнал управлени , кото0 рый переключает коммутаторы 2 и 5 в положение I-III и разрешает переключение коммутатора 10 по первому управл ющему входу. Коммутатор 10 пропускает на свой выход или текущие значени  сигнала, или

5 результат амплитудной селекции наименьших значений в зависимости от результата сравнени  опорного уровн  с результатом амплитудной селекции. Таким образом, через врем  т на оба входа блока 3 выбора

0 наименьшего значени  синхронно и син- фазно будут поступать сигналы со входа устройства и с выхода блока 6 задержки.

Блок 3 производит селекцию полезных сигналов, пропуска  на свой выход общую

5 часть из двух сигналов, поступающих одновременно на его входы, и устран   несовпадающие по фазе помехи, присутствующие в смеси с сигналом. Результат сравнени  пр мого и задержанного сигнала поступает на

0 компаратор 9 и коммутатор 10 дл  дополнительного преобразовани  (в результате сравнени  с опорным уровнем) и затем поступает через блок 6 на выход блока 3 дл  последующей селекции, При этом с

5 циклом сравнени , по времени, равным периоду повторени  импульсных последовательностей сигнала, количество помех, прошедших на выход блока 3 в результате случайного временного (фазового) их совпа0 дени  на его входах, будет неуклонно уменьшатьс .

За счет того, что вместо выделени  минимальных значений из полезных сигналов 5 выдел ютс  сами эти полезные сигналы, удаетс  существенно уменьшить искажени  их формы и полностью избежать уменьшени  их амплитуды и, следовательно, сохранить возможность точного ее измерени .

Через (п-1) циклов сравнени , соответствующих времени (п-1) г, таймер 7 по второму выходу выдает управл ющий сигнал, замыкающий контакты ключа 4, и обработанный сигнал будет поступать на выход устройства. Количество циклов предварительной селекции сигналов (п-1) вырабатываетс  исход  из конкретной помеховой обстановки путем компромисса между минимальным временем обработки сигнала и достижением приемлемого результата в подавлении помех.

Таймер 7 работает следующим образом. По сигналу запуска сбрасываютс  в нулевое состо ние счетчики 20 и 21 и триггеры 18 и

19.При этом на пр мых выходах триггеров 18 и 19 будут нулевые потенциалы, что соответствует коммутации 1-п коммутаторов 2 и 5 и разомкнутым контактам ключа 4. По окончании сигнала запуска счетчик 20 начинает подсчет импульсов тактовой частоты f™. Как только количество сосчитанных импульсов N будет соответствовать т(п г т™), компаратор 22, производ щий сравнение г т™ и N, выдает сигнал равенства кодов, из которого одновибратор 25 формирует короткий импульс установки в нулевое состо ние счетчика 20 ч в единичное состо ние триггера 18. Это состо ние триггера 18, которое соответствует коммутации контактов I-II коммутаторов 2 и 5, останетс  неизменным до прихода нового импульса запуска. Счетчик 20 будет непрерывно продолжать счет импульсов f™ от 0 до N. Формируемый одновибратором 25 импульс  вл етс  также тактирующим дл  счетчика 21, который подсчитывает количество циклов счета счетчика

20,каждый из которых по длительности равен т. Компаратор 22 отмечает момент времени , когда подсчитанное счетчиком 21 количество циклов станет равным заданному (п-1). Сигнал совпадени  кодов компаратора 22 переводит триггер 21 в единичное состо ние, что приводит к замыканию контактов ключа 4. Цикл работы таймера 7 завершаетс .

Введение в устройство аналого-цифрового преобразовател  1 продиктовано необходимостью обработки сигналов с различным периодом следовани , что в свою очередь требует использовани  блока б задержки с варьируемым временем задержки , что дл  аналоговых сигналов представл ет собой достаточно сложную задачу, в то врем  как преобразованный же в цифровую форму сигнал может быть задержан на любое врем .

Дл  обеспечени  синхронизации работы таймера 7 и блока 6 частоты импульсов

на шине 15 (faan) и тактовых импульсов на шине 13 (f™) должны быть кратными один другому, т. е. -faan К 1 (К - целые значени ).

Повышение точности селекции путем

уменьшени  искажений формы импульсов достигаетс  реализацией иного принципа обработки сигналов в процессе амплитудной селекции: вместо амплитудной селек0 ции наименьших значений, проводимой дл  всех (без исключени ) компонент обрабатываемых импульсных последовательностей (как это имело место в прототипе), предлагаетс  проводить выборочную амплитудную

5 селекцию, когда операции по выделению

наименьшего результата (по данным всех

обрабатываемых последовательностей)

подвергаютс  только помехи, а полезные

- сигналы этой операции не подвергаютс 

0 Таким образом полезные сигналы не искажаютс  при одновременном устранении помех . ..

Критерием отличи  полезных сигналов от помех  вл етс  результат сравнени  их

5 уровней с выбранным опорным уровнем, который устанавливаетс (задаетс ) посредством датчика регулируемого опорного уровн . Отделение полезных сигналов от помех основываетс  на положении, что ам0 плитуда полезных компонент сигнала всегда превышает амплитуды случайных импульсных помех.

Установка опорного уровн  производитс  оператором на основании визуальной

5 оценки результатов регистрации сигналов (помех), например, с помощью осциллогра- фического индикатора.

Claims (1)

1. Формула изобретени  Селектор импульсов, содержащий ана0 лого-цифровой преобразователь, сигнальный вход которого соединен с сигнальной шиной, а выход - с входом первого коммутатора , управл ющий вход которого соединен с управл ющим входом второго

   5 коммутатора и первым выходом таймера, а первый выход - с первым входом блока выбора наименьшего значени , второй вход которого соединен с выходом блока задержки , а выход - с первым входом второго

   0 коммутатора, второй вход которого соединен с вторым выходом первого коммутатора , причем, первый вход таймера соединен с шиной запуска устройства, второй вход - с шиной установки количества импульсных

   5 последовательностей, третий вход - с шиной тактовых импульсов, четвертый вход - с шиной установки времени задержки и первым входом блока задержки, второй вход которого соединен с входом запуска аналого-цифрового преобразовател  и шиной запуска аналого-цифрового преобразовател , причем второй выход таймера соединен с управл ющим входом ключевого блока, выход которого соединен с выходной шиной, отличающийс  тем, что, с целью обеспечени  возможности повышени  точности селекции путем уменьшени  искажени  формы импульсов, в него введены компаратор, третий коммутатор и датчик регулируемого опорного уровн , выход кото (V) ЗЛП« «

   М

   1

   fn

   Ј

   д

   &CZ) тГ

   izdi

   (гГ

   ешмамимч

   9

   - r-Jtr-Jl r-d

   hj РШlj per;V - dJ .

   lEpJ

   1.. - 7

   ««ьич ftwujx

   ШигЛ

   0

   рого соединен с первым входом компаратора , второй вход которого соединен с выходом второго коммутатора и первым входом третьего коммутатора, а выход - с первым управл ющим входом коммутатора, второй управл ющий вход которого соединен с первым выходом таймера, второй вход - с первым выходом первого коммутатора, д выход - с сигнальными входами блока задержки и ключевого блока.

   Ј0

   ssL%

   НГГ

   i

   м

   &ЫХ./

   &ЫХ.4 .

   &M).

   ВЦ

   Uv

   Lb(

   26

   А:Б

   27

   Ch

   1, 0,

   к }А,если Z,)#WX

   )5, если $50--7

   Фиг. 5