SU1750034A1 - Adaptive pulse shaper - Google Patents
Adaptive pulse shaper Download PDFInfo
- Publication number
- SU1750034A1 SU1750034A1 SU904882012A SU4882012A SU1750034A1 SU 1750034 A1 SU1750034 A1 SU 1750034A1 SU 904882012 A SU904882012 A SU 904882012A SU 4882012 A SU4882012 A SU 4882012A SU 1750034 A1 SU1750034 A1 SU 1750034A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adaptation
- unit
- digital
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение предназначено дл задани формы импульсов путем дискретизации сигнала пи времени и амплитуде. Цель изобретени - расширение области применени путем обеспечени автоматической компенсации изменений параметров реальной нагрузки. Дл достижени указанной цели в формирователь импульсов, содержащий генератор 3 тактовых импульсов, счетчик 5, запоминающее устройство б и ЦАП О, введены устройство 4 управлени , блок 7 стробировэии и блок 9 адаптации с соответствующими св з ми, 1 з.п. ф-лы, 6 ил.The invention is intended to set the pulse shape by sampling the signal pi time and amplitude. The purpose of the invention is to expand the scope by providing automatic compensation for changes in the parameters of the actual load. To achieve this goal, a pulse clock generator 3, a pulse generator 5, a counter 5, a storage device b and a DAC O are inserted into the control unit 4, a strobing unit 7 and an adaptation block 9 with corresponding links, 1 hp. f-ly, 6 ill.
Description
Фиг. IFIG. I
Изобретение относитс к радиотехнике и импульсной технике и предназначено дл задани формы импульсов.The invention relates to radio engineering and pulse technology and is intended to set the pulse shape.
Цель изобретени - расширение области применени путем обеспечени автоматической компенсации изменений параметров реальной нагрузки в процессе эксплуатации.The purpose of the invention is to expand the scope by providing automatic compensation for changes in the parameters of the actual load during operation.
На фиг. 1 изображена схема формировател импульсов; на фиг. 2 - схема блока адаптации: на фиг. 3 - схема варианта реализации устройства управлени ; на фиг 4 и 5 - схемы вариантов реализации датчика двоичных кодов и запоминающего устройства соответственно: на фиг 6 - диаграммы работы формировател в режиме адаптации .FIG. 1 shows a pulse driver circuit; in fig. 2 shows an adaptation block diagram: in FIG. 3 is a diagram of an embodiment of the control device; FIGS. 4 and 5 are diagrams of embodiments of the binary code sensor and storage device, respectively; FIG. 6 are diagrams of the shaper operation in the adaptation mode.
Формирователь импульсов (фиг 1) содержит шины 1 и 2 внешнего запуска и запуска адаптации соответственно, генератор 3 тактовых импульсов, устройство 4 управлени счетчик 5, залбминающее устройство б, блок 7 стробировани , цифроаналоговый преобразователь (ЦАП) 8, блок 9 адаптации, шину 10 сигнала обратной св зи, выходную шину 11 формировател чимпульсов при этом выход ЦАП 8 соединен с шиной 11. а вход ЦАП 8 подключен к выходу блока 7 стробировани первый вход которого соединен с объединенными первыми выходами Запоминающего устройства 6 и блока 9 адаптации, первый вход которого подключен к шине 10 сигналов обратной св зи, а второй выход блока S адаптации соединен с первым информационным входом запоминающего устройства 6, второй информационный вход которого объединен с первым входом устройства 4 управлени и подключен к третьему выходу блока 9 адаптации , второй вход которого соединен с первым выходом устройства 4 управлени , .второй вход которого подключен к четвертому выходу блока 9 адаптации, третий и четвертый входы которого соединены соответственно с шестым и седьмым выходом устройства 4 управлени , второй выход которого подключен к второму входу блока 7 стробировани , третий и четвертый выходы устройства управлени 4 подключены к входу управлени запоминающего устройства б и входу ечетЧйка 5 соответственно, второй выход запоминающего устройства 6 соединен с третьем входом устройства 4 управлени , четвертый, п тый и шестой входы которого подключейы соответственно к выходу генератора 3 так.овых импульсов, шине 1 внешнего запуска и шине 2 запуска адаптации, а п тый выход устройства 4 управлени соединен с входом генератора 3 тактовых импульсов.The pulse shaper (Fig. 1) contains bus 1 and 2 external start and start adaptation, respectively, 3 clock pulse generator, control unit 4, counter 5, locking device b, gating unit 7, digital-to-analog converter (DAC) 8, adaptation unit 9, bus 10 the feedback signal, the output bus 11 of the driver of pulses while the output of the DAC 8 is connected to the bus 11. And the input of the DAC 8 is connected to the output of the gating unit 7 whose first input is connected to the combined first outputs of the Memory 6 and the block 9 adapt the first input of which is connected to the bus 10 of the feedback signals, and the second output of the adaptation block S is connected to the first information input of the storage device 6, the second information input of which is combined with the first input of the control device 4 and connected to the third output of the adaptation block 9, the second the input of which is connected to the first output of the control device 4, the second input of which is connected to the fourth output of the adaptation block 9, the third and fourth inputs of which are connected to the sixth and seventh output respectively Facilities 4, the second output of which is connected to the second input of the gating unit 7, the third and fourth outputs of the control device 4 are connected to the control input of the storage device b and the input of the bit 5, respectively, the second output of the storage device 6 is connected to the third input of the control device 4, the fourth, the fifth and sixth inputs of which are connected, respectively, to the generator output 3 of such pulses, the external trigger bus 1 and the adaptation trigger bus 2, and the fifth output of the control device 4 is connected to the gene input Ator 3 clock pulses.
Схема блока 9 адаптации (фиг. 2) содержит датчик 12 двоичных кодов, датчик 13 эталонных кодов, запоминающий ЦАП 14, перемножающий ЦАП 15. компаратор 16.The scheme block 9 adaptation (Fig. 2) contains the sensor 12 binary codes, the sensor 13 reference codes, the memory DAC 14, multiplying the DAC 15. the comparator 16.
шину 10 сигнала обратной св зи, второй 17, третий 18 и четвертый 19 входы блока 9 адаптации, первый 20, второй 21. третий 22 и четвертый 23 выходы блока 9 адаптации, при этом вход управлени датчика 12 двоичных кодов соединен с вторым 17 входом блока 9 адаптации, а информационный вход датчика 12 двоичных кодов подключен к выходу компаратора 16, первый вход которого соединен с выходом перемножающего ЦАПbus 10 of the feedback signal, the second 17, third 18 and fourth 19 inputs of adaptation block 9, first 20, second 21. third 22 and fourth 23 outputs of adaptation block 9, while the control input of the sensor 12 binary codes is connected to the second 17 input of the block 9 adaptation, and the information input of the sensor 12 binary codes connected to the output of the comparator 16, the first input of which is connected to the output of the multiplying DAC
15, аналоговый вход которого подключен к выходу запоминающего ЦАП 14. цифровой вход которого.обьединен с вторым выходом 21 блока 9 адаптации и .юхен к . первому выходу датчика 12 двоичных кодов,15, the analog input of which is connected to the output of the memory DAC 14. whose digital input is connected to the second output 21 of the adaptation block 9 and. Juchen to. the first output of the sensor is 12 binary codes,
второй и третий выходы которого соединены соответственно с первым 20 и четвертым 23 выходом блока 9 адаптации вход записи запоминающего ЦАП 14 подключен к четвертому входу 19 блока 9 адаптации, третийthe second and third outputs of which are connected respectively to the first 20 and fourth 23 outputs of the adaptation block 9, the recording input of the memory D / A converter 14 is connected to the fourth input 19 of the adaptation block 9, the third
вход 18 которого соединен с входом датчика 13 эталонных кодов, первый выход которого подключен к цифровому входу перемножающего ЦАП 15, второй выход датчика 13 эталонных кодов соединен с третьим выходом 22the input 18 of which is connected to the input of the sensor 13 of the reference codes, the first output of which is connected to the digital input of the multiplying DAC 15, the second output of the sensor 13 of the reference codes is connected to the third output 22
блока 9 адаптации, а второй вход компаратора 16 подключен к шине 10 сигнала обратной св зи (первому входу блока 9 адаптации). ithe adaptation unit 9, and the second input of the comparator 16 is connected to the bus 10 of the feedback signal (the first input of the adaptation unit 9). i
Устройство 4 управлени (фиг. 3) содержит вход 24 внешнего запуска устройства 4The control device 4 (Fig. 3) contains an external start input 24 of the device 4
управлени , вход 25 запуска адаптации, первый 26 и второй 27 входы устройства 4 управлени , второй 28. первый 29-31, четвертый 32 и 33, третий 34-38, шестой 39 и 40, п тый 41 выходы устройства 4 управлени четвертый вход 42 устройства управлени , седьмой выход 43 устройства 4 управлени , третий вход 44 устройства 4 управлени , триггер Шмитта 45, инверторы 46 и 47, элементы ИЛИ-НЕ 48. инверторыcontrol, adaptation start input 25, first 26 and second 27 inputs of control device 4, second 28. first 29-31, fourth 32 and 33, third 34-38, sixth 39 and 40, fifth 41 outputs of control 4, fourth input 42 control devices, the seventh output 43 of the control device 4, the third input 44 of the control device 4, Schmitt trigger 45, inverters 46 and 47, OR-NOT 48 elements. inverters
49-55, триггеры 56-63, элементы И-ИЛИ-НЕ 64 и 65, И 66-68, И-НЕ 69-73, мультивибраторы 74 и 75.49-55, triggers 56-63, elements AND-OR-NOT 64 and 65, AND 66-68, AND-NOT 69-73, multivibrators 74 and 75.
При этом вход .24 внешнего запуска соединён с входом триггера Шмитта 45, выходThe input .24 of the external trigger is connected to the input of the Schmitt trigger 45, the output
которого подключен к объединенным первому входу элемента И 66, первому входу элемента И-НЕ 69 и входу инвертора 47, выход которого соединен с входом синхронизации триггера 56, вход начальной установки и инwhich is connected to the combined first input element AND 66, the first input element AND IS NOT 69 and the input of the inverter 47, the output of which is connected to the trigger input of the trigger 56, the initial setup input and
5 формационный вход которого объединены с входом инвертора 46, первыми входами И-ИЛИ-НЕ 64 и 65, входом синхронизации триггера 60, первым входом элемента И 68, первым входом запуска мультивибратора5 formation input of which is combined with the input of the inverter 46, the first inputs AND-OR-64 and 65, the trigger input trigger 60, the first input element And 68, the first launch of the multivibrator
jf5, входами начальной установки триггеровjf5, the inputs of the initial setup of triggers
62и 63, первыми входами элементов И-НЕ 71 и 72, выходом 34, и подключен к выходу триггера 59, вход единичной установки которого соединен с входом 25 запуска адаптации , выход триггера 56 подключен к второму входу элемента И 66, выход которого соединен с первыми входами элементов62 and 63, the first inputs of the elements AND-NOT 71 and 72, the output 34, and connected to the output of the trigger 59, the input of a single installation of which is connected to the input 25 of the adaptation, the output of the trigger 56 is connected to the second input of the element And 66, the output of which is connected to the first element inputs
И 67 и входом инвертора 51, выход которого подключен к , входу синхронизации триггера 62, информационный вход которого объ- единен с входом инвертора 54, выходом 31, вторым входом второго элемента 67 и подключен к первому выходу триггера 62, второй выход которого соединен с вторым входом первого элемента И 67, выход кото- рого подключен к первому входу первого элемента И Л И-НЕ 48, второй вход которого соединен с выходом второго элемента 48, вход которого объединен с выходом 30 и подключен к выходу элемента И-НЕ 73, пер- вый вход которого соединен с выходом триггера 63, второй вход элемента И-НЕ 71 подключен к выходу второго элемента 67, выход элемента И-НЕ 71 соединен с вторым входом элемента И-НЕ 72. выход которого подключен к выходу 28, выход инвертора 54 соединен с входом инвертора 55 и вторым входом элемента И-НЕ 73, выход инвертора 55 подключен к входу синхронизации триггера 63, вход установки в единичное состо ние которого объединен с выходом 40 и подключен к первому выходу мультивибратора 75, информационный вход триггераBoth 67 and the input of the inverter 51, the output of which is connected to the synchronization input of the trigger 62, whose information input is connected to the input of the inverter 54, the output 31, the second input of the second element 67 and connected to the first output of the trigger 62, the second output of which is connected to the second the input of the first element AND 67, the output of which is connected to the first input of the first element AND L AND-NE 48, the second input of which is connected to the output of the second element 48, the input of which is combined with the output 30 and connected to the output of the element IS-NE 73, - the left input of which is connected to the output trigger 63, the second input element AND 71 NOT connected to the output of the second element 67, the output element AND 71 NOT connected to the second input element AND NOT 72. The output of which is connected to the output 28, the output of the inverter 54 is connected to the input of the inverter 55 and the second the input element AND-NOT 73, the output of the inverter 55 is connected to the synchronization input of the trigger 63, the installation input in the single state of which is combined with the output 40 and connected to the first output of the multivibrator 75, the information input of the trigger
63соединен с корпусом устройства, выход инвертора 46 подключен к объединенным входам установки в нулевое состо ние триггеров 57 и 58, вторым входам элементов И-ИЛИ-НЕ 64 и 65 и второму входу элемента И-НЕ 69. выход которого соединен с входами установки в единичное состо ние тригге- ров 57 и 58, входы синхронизации которых объединены с входом инвертора 52, выходом 37 и подключены к выходу элемента И-ИЛИ-НЕ 64, третий вход которого соединен с входом 42 а четвертый вход элемента И-ИЛИ-НЕ 64 подключен к второму выходу мультивибратора 75, выход триггера 57 соединен с выходом 41, а информационный вход триггера 57 подключен к первому выходу триггера 58, второй выход которого соединен с третьим входом элемента И- ИЛИ-НЕ 65, четвертый вход которого подключен к выходу элемента И-НЕ 70, первый вход которого объединен с информационным входом триггера 59 и подключен к вы- ходу инвертора 50, вход которого соединен с входом 26, второй вход элемента И-НЕ 70 объединен с выходами 38 и 39 и подключен63 is connected to the device case, the output of the inverter 46 is connected to the combined inputs of the zero setting of the flip-flops 57 and 58, the second inputs of the AND-OR-NOT 64 and 65 elements and the second input of the IS-NOT element 69. the output of which is connected to the installation inputs of a single the state of the trigger 57 and 58, the synchronization inputs of which are combined with the input of the inverter 52, output 37 and connected to the output of the AND-OR-NE 64 element, the third input of which is connected to the input 42 and the fourth input of the AND-OR-64 element to the second output of the multivibrator 75, the output of the trigger 57 connection It is connected to the output 41, and the information input of the trigger 57 is connected to the first output of the trigger 58, the second output of which is connected to the third input of the AND-OR-NOT 65 element, the fourth input of which is connected to the output of the AND-NOT element 70, the first input of which is combined with the information the trigger input 59 and connected to the output of the inverter 50, the input of which is connected to the input 26, the second input of the element IS-NOT 70 is combined with the outputs 38 and 39 and connected
к выходу элемента И 68, второй вход которого объединен с входом единичной установки триггера 60 и подключен к первому выходу триггера 61, второй выход которого соединен с выходом 43, выход инвертора 52 подключен к объединенным выходу 35 и входу инвертора 53, выход которого соединен с выходами 32 и 36, выход элемента И-ИЛИ- НЕ 65 подключен к выходу 33, вход единичной установки триггера 61 соединен с выходом триггера 60, информационный вход которого и информационный вход триггера 61 подключены к корпусу устройства , второй вход мультивибратора 75 объеди- нен с входами синхронизации триггеров 59 и 61 и подключен к выходу мультивибратора 74, вход которого соединен с входом 27, выход первого элемента ИЛИ-НЕ 48 соединен с выходом 29, вход 44 подключен к входу инвертора 49, выход которого соединен с информационным входом триггера 58, вы- ход инвертора 47 подключен к входу синхронизации триггера 56.the output element And 68, the second input of which is combined with the input of a single installation of the trigger 60 and connected to the first output of the trigger 61, the second output of which is connected to the output 43, the output of the inverter 52 is connected to the combined output 35 and the input of the inverter 53, the output of which is connected to the outputs 32 and 36, the output of the element AND-OR- 65 is connected to the output 33, the input of a single installation of the trigger 61 is connected to the output of the trigger 60, whose information input and the information input of the trigger 61 are connected to the device body, the second input of the multivibrator 75 is united with the synchronization inputs of the trigger 59 and 61 and connected to the output of the multivibrator 74, the input of which is connected to the input 27, the output of the first element OR NOT 48 is connected to the output 29, the input 44 is connected to the input of the inverter 49, the output of which is connected to the information input of the trigger 58, the output of inverter 47 is connected to the trigger input of trigger 56.
Датчик 12 двоичных кодов (фиг. 4) содержит входы 76-79 управлени , информационный вход 80, первый 81, второй 82 и третий 83 выходы, триггер 84, управл емый инвертор 85. регистр 86 последовательного приближени , блок 87 инверторов, блок 88 шинных формирователей, при этом входы 76-79 управлени образуют вход 17 управлени датчика, входы 76-78 соединены соответственно с тактовым входом регистра 86 последовательного приближени , входом единичной установки триггера 84, входами управлени инвертора 85 и блока 88 шинных формирователей, вход 79 подключен к входу запуска регистра 86 последова тельного приближени , информационный вход которого соединен с выходом управл емого инвертора 85, вход которого подключен к выходу триггера 84, вход синхронизации которого соединен с информационным входом 80, цифровые выходы регистра 86 последовательного приближени подключены в входу блока 87 инверторов- , выход которого соединен с вторым выходом датчика 12 двоичных кодов и входом блока 88 шинных формирователей, выход которого подключен к первому выходу 81, выход сигнала готовности регистров 86 последовательного приближени соединен с третьим выходом 83, информационный вход триггера 84 и вход разрешени работы регистра 86 последовательного приближени подключены к корпусу формировател .The binary code sensor 12 (Fig. 4) contains control inputs 76-79, information input 80, first 81, second 82 and third 83 outputs, trigger 84, controllable inverter 85. serial approximation register 86, inverter unit 87, busbar unit 88 drivers, the control inputs 76-79 form the sensor control input 17, inputs 76-78 are connected respectively to the clock input of the sequential approximation register 86, the single setting input of the trigger 84, the control inputs of the inverter 85 and the bus driver unit 88, the input 79 is connected to the input launch serial approximation register 86, the information input of which is connected to the output of a controlled inverter 85, whose input is connected to the output of a trigger 84, whose synchronization input is connected to information input 80, digital outputs of the serial approximation register 86 are connected to the input of inverter 87, whose output connected to the second output of the sensor 12 binary codes and the input of the block 88 bus drivers, the output of which is connected to the first output 81, the output signal readiness registers 86 sequential approximation The main input is connected to the third output 83, the information input of the trigger 84 and the enable input of the operation of the sequential approximation register 86 are connected to the driver body.
Запоминающее устройство (фиг 5) содержит вход 89 адреса, первый 90 и второй 91 информационные входы, входы 92-95 управлени , первый 96 и второй 97 выходы запоминающего устройства 6, оперативное запоминающее устройство (ОЗУ) 98, регистр 99, инвертор 100, при этом вход 89 адреса подключен к адресному входу ОЗУ 98, информационные входы которого соединены с первым 90 и вторым 91 информационными входами запоминающего устройства в, входы управлени : Запись/чтение и стробирование выхода под- ключены соответственно к входу 92 управлени (через инвертор 100) и входу 93 запоминающего устройства б, входы 94 и 95 управлени которого соединены соответственно с входом синхронизации (С) и управлени состо нием выхода (Е2) регистра 99, информационный вход которого подключен к первому выходу ОЗУ 98. второй вы- ход которого соединен с вторым выходом 97 запоминающего устройства 6. первый выход которого подключен к выходу регистра 99.The storage device (FIG. 5) contains the address input 89, the first 90 and second 91 information inputs, the control inputs 92-95, the first 96 and second 97 outputs of the storage device 6, the random access memory (RAM) 98, register 99, inverter 100, By this, the address input 89 is connected to the address input of the RAM 98, the information inputs of which are connected to the first 90 and second 91 information inputs of the memory device B, control inputs: Record / read and output gating are connected respectively to control input 92 (via inverter 100) and inlet 93 memory b, the control inputs 94 and 95 of which are connected respectively to the synchronization input (C) and the output state control (E2) of the register 99, whose information input is connected to the first output of the RAM 98. the second output of which is connected to the second output 97 of the memory device 6. the first output of which is connected to the output of the register 99.
На фиг. 6 изображены диаграммы рабо- ты предлагаемого формировател , где прин ты следующие обозначени : а - сигнал на шине 1 внешнего запуска; б - тактовые импульсы на входе 76 регистра 86 последовательного приближени {в датчике 12 двоичных кодов блока 9): i - сигнал на втором входе блока 7 стробировани : г - сигнал на выходе триггера 57 устройства .4 управлени ; д - сигнал на выходе триггера 59 устройства 4 управлени : е - сигнал на вхо- FIG. 6 shows diagrams of the operation of the proposed shaper, where the following designations are accepted: a is a signal on the bus 1 for external triggering; b - clock pulses at the input 76 of the register 86 of the sequential approximation {in the sensor 12 binary codes of the block 9): i - signal at the second input of the gating unit 7: d - signal at the output of the trigger 57 of the control .4; d is the signal at the output of the trigger 59 of the device 4 controls: e is the signal at the input
де 79 запуска регистра 86 датчика 12 двоичных кодов блока 9 адаптации: ж - сигнал на входе 77 триггера 84 датчика 12 двоичных кодов блока 9 адаптации: з - сигнал готовности на выходе 83 регистра 86 последова- тельного приближени 86 (датчик 12 блока 9): и- выходные импульсы мультивибратора 75 устройства 4 управлени ; к - сигнал на выходе элемента 68 устройства 4 управлени ; л - сигнал на втором выходе 43 триггера 61 устройства 4 управлени ; м - сигнал на шине 2 запуска адаптации.The start 79 of the register 86 of the sensor 12 binary codes of the adaptation block 9: W - a signal at the input 77 of the trigger 84 of the sensor 12 binary codes of the adaptation block 9: h - a ready signal at the output 83 of the register 86 of sequential approximation 86 (sensor 12 of the block 9): and - the output pulses of the multivibrator 75 of the control device 4; k - signal at the output of element 68 of control unit 4; l is the signal at the second output 43 of the trigger 61 of the control device 4; m - signal on bus 2 launch adaptation.
Генератор 3 тактовых импульсов может быть реализован на интегральной микросхеме 530 ГГ1. имеющей вход управлени . При этом схема включени указанной микросхемы типова , рекомендованна соответствующими техническими услови ми изготовител .The generator 3 clock pulses can be implemented on an integrated microcircuit 530 GG1. having a control input. In this case, the circuit for switching on the specified microcircuit of type recommended by the appropriate technical conditions of the manufacturer.
Счетчик 5 реализуетс на микросхеме 530ИЕ17, включенной в режиме суммировани тактовых импульсов, прерываемого при записи нулевого состо ни всех разр дов. Блок 7 стробировани может быть реализован на логических элементах И-Н Е мик- росхемы 530 ЛАЗ. при этом выход каждого разр да параллельного кода с выхода запоминающего устройства 6 подключен к первому входу соответствующего элемента И-НЕ, имеющего два логических эквивалентных между собой входа, а вторые входы элементов И-НЕ всех разр дов объединены и образуют второй вход блока 7 стробировани . выходом которого вл ютс выходы указанных элементов И-НЕ.Counter 5 is implemented on a microcircuit 530IE17, which is turned on in the mode of adding clock pulses interrupted while recording the zero state of all bits. The gating unit 7 can be implemented on the AND-E logic gates of the 530 LAZ chip. the output of each bit of the parallel code from the output of the memory device 6 is connected to the first input of the corresponding AND-NOT element having two logical inputs equivalent to each other, and the second inputs of the AND-NO elements of all bits are combined and form the second input of the gating unit 7. the output of which is the outputs of the indicated NAND elements.
Датчик 13 эталонных кодов может быть реализован как на однократно программируемом запоминающем устройстве (микросхемы серии 556), так и на перепрограммируемых ПЗУ - например, микросхемы 558РРЗ,- 1601РР1, 573РФ6, при этом счетчик адреса в указанном датчике эталонных кодов вл етс суммирующим счетчиком, имеющим счетный вход и вход установки в нулевое состо ние, выходы разр дов счетчика подключены на соответствующие адресные входы ПЗУ. При этом один разр д адреса указанного ПЗУ объединен с входом установки счетчика адреса в нулевое состо ние , один выходной разр д ПЗУ подключен ко второму выходу датчика 13. а остальные разр ды выходов ПЗУ соедин ютс с первым выходом датчика 13 (и далее на цифровой вход перемножающего ЦАП 15).Sensor 13 reference codes can be implemented on a single-programmable memory device (556 series chips), and on reprogrammable ROMs - for example, 558РРЗ chips, - 1601РР1, 573РФ6, while the address counter in the specified sensor of reference codes is a summing counter, having the count input and the setup input are in the zero state; the outputs of the counter bits are connected to the corresponding address inputs of the ROM. In this case, one bit of the address of the specified ROM is combined with the input of setting the address counter to the zero state, one output bit of the ROM is connected to the second output of the sensor 13. And the remaining bits of the ROM outputs are connected to the first output of the sensor 13 (and then to the digital input multiplying DAC 15).
Формирователь имеет два режима работы: формирование импульсов (сокращенно - формирование) по наход щейс в запоминающем устройстве б программе; программирование запоминающего устройства 6 в соответствии с данными, наход щимис в датчике 13 эталонных кодов и фактическими значени ми параметров реальной нагрузки (сокращенно - программирование ).The shaper has two modes of operation: the formation of pulses (abbreviated to formation) according to the program located in the storage device b; programming the storage device 6 in accordance with the data in the sensor 13 reference codes and the actual values of the parameters of the actual load (abbreviated to programming).
Переключение режимов работы осуществл етс триггером 59 устройства 4 управлени , при этом уровень логического нул на выходе указанного триггера соответствует режиму формировани , а уровень логической единицы - режиму программировани .The switching of the operating modes is carried out by the trigger 59 of the control unit 4, wherein the logic zero level at the output of the specified trigger corresponds to the formation mode, and the logic unit level corresponds to the programming mode.
Работа формировател в режиме формировани заключаетс в следующем. The operation of the former in the formation mode is as follows.
Исходным состо нием счетчика 5 вл етс нулевое состо ние всех разр дов. При этом элемент И-НЕ 69 открыт по второму входу, а триггеры 57 и 58 наход тс в нулевом состо нии, которое (выходным сигналом триггера 57) запрещает работу генератора 3 тактовых импульсов. В регистре 99 запоминающего устройства 6 хранитс нулевое состо ние всех разр дов, регистр.99 находитс в активном состо нии по выходу, а блок 88 шинных формирователей - в состо нии высокого импеданса (третье состо ние).The initial state of the counter 5 is the zero state of all bits. In this case, the AND-NE element 69 is open at the second input, and the flip-flops 57 and 58 are in the zero state, which (by the output signal of the flip-flop 57) prohibits the operation of the generator 3 clock pulses. In register 99 of memory 6, the zero state of all bits is stored, register 99 is in the active output state, and the 88 bus driver unit is in the high impedance state (third state).
На элементе И-ИЛИ-НЕ 64 разрешен вход 42, подключенный к выходу генератора 3, на элементе 65 разрешено прохождение сигнала с второго выхода триггера 58.On the element AND-OR-NOT 64 allowed input 42 connected to the output of the generator 3, on the element 65 allowed the passage of the signal from the second output of the trigger 58.
На второй вход (стробировани ) блока 7 стробировани с выхода элемента 72 посто нно (в режиме формировани ) подаетс уровень логической единицы - разрешение дл управлени ЦАП 8 кодами запоминаю- щего устройства 6. При этом нулевой код с выхода запоминающего устройства 6 преобразуетс ЦАП 8 в соответствующий исходный выходной 9 уровень напр жени . Блок 9 адаптации в режиме формировани находитс в пассивном состо нии (не вли ет на форму выходных сигналов на шине 11). С приходом по шине 1 на вход 24 внешнего запуска импульса запуска последний проходит через элементы 45 и 69 на входы уста- новки триггеров 57 и 58 в единичное состо ние, которое по выходу триггера 57 поступает на вход разрешени формировани выходных импульсов генератора 3 тактовых импульсов. Импульсы с выхода генератора 3 проход т через элементы 64,52 и 53 на выходы 35,36 и 37 и далее соответственно на вход синхронизации регистра 99, тактовый вход счетчика 5 и вход (СЕ) 93 стробировани ОЗУ 98, наход щего- с посто нно и режиме чтени дл режима формировани .The second input (gating) of the gating unit 7 from the output of the element 72 constantly (in the formation mode) gives the level of the logical unit - the resolution for controlling the DAC 8 codes of the storage device 6. At the same time, the zero code from the output of the storage device 6 is converted to the DAC 8 corresponding initial output voltage level 9. The adaption unit 9 in the formation mode is in a passive state (does not affect the shape of the output signals on the bus 11). With the arrival of bus 1 to the input 24 of the external trigger pulse start, the latter passes through elements 45 and 69 to the inputs of the flip-flop setup 57 and 58 into one state, which by the output of the flip-flop 57 enters the enable input of the output pulses of the generator 3 clock pulses. The pulses from the generator 3 output pass through elements 64.52 and 53 to outputs 35.36 and 37 and then to the synchronization input of the register 99, the clock input of the counter 5 and the input (CE) 93 of the gating RAM 98, which is constantly and reading mode for formation mode.
По мере суммировани импульсов счетчиком 5 измен етс его выходной код. задающий адрес чеек ОЗУ 98. Указанный выходной код ОЗУ 98 записываетс в каждом такте (периоде колебаний генератора 3) в регистр 99, выполн ющий функцию буферного обеспечени одновременного (по фронту не входе синхронизации регистра 99) по влени уровней выходного кода запоминающего устройства 6 и удержани записанного кода в течение каждого такта. Это исключает возможные искажени при преобразовании цифрового кода в ЦАП 8. Последовательно измен сь, адреса ОЗУ 98 проход т от нулевого до максимального синхронно с импульсами генератора 3 тактовых импульсов, соответствующие выходные коды ОЗУ 98 через регистр 99, посто нно открытый в режиме формировани блок 7 стробировани преобразуютс ЦАП 8 в ступенчатое напр жение, аппроксимирующее необходимую форму сигнала. Процесс формировани необходимого сиг- нала завершаетс с помощью запис анного в одной из чеек ОЗУ 98 признака окончани , который поступает на второй выход 97 ОЗУ 98 и далее в устройство 4 управлени на вход 44 инвертора 49. При этом, поступив на информационный вход триггера 58, сигнал с выхода инвертора 49 в виде уровн логического нул записываетс очередным тактовым импульсом с выхода элемента 64 в указанный триггер. После этого на выходеAs the pulses are added by the counter 5, its output code changes. specifies the address of the cells of RAM 98. The specified output code of the RAM 98 is recorded in each clock cycle (oscillator period 3) in register 99, which serves as a buffer to ensure simultaneous (on the front not the synchronization input of register 99) occurrences of the output code of the memory 6 and hold recorded code during each measure. This eliminates possible distortions when converting a digital code to a DAC 8. Consequently, the addresses of RAM 98 pass from zero to maximum synchronously with the generator of 3 clock pulses, the corresponding output codes of RAM 98 through register 99 permanently open in blocking mode 7 Gating is converted by the D / A converter 8 into a step voltage approximating the required waveform. The process of forming the necessary signal is completed using the termination feature recorded in one of the RAM 98 slots, which is fed to the second output 97 of the RAM 98 and then to the control device 4 at the input 44 of the inverter 49. At the same time, arriving at the trigger information input 58, the signal from the output of the inverter 49 in the form of a logic zero level is recorded by the next clock pulse from the output of the element 64 into the specified trigger. After that at the exit
элемента 65 логическа единица, разрешавша счетчику 5 последовательный счет, смен етс на логический нуль, что соответствует записи в счетчик 5 (тип 530ИЕ17) нулевой информации в параллельном коде (посто нно задан подключением входов счетчика к уровню логического нул - корпуса). Одновременно уровень логического нул с первого выхода триггера 58 поступает на информационный вход триггера 57 и следующим тактовым импульсом с выхода элемента 64 происходит установка триггера 57 в исходное состо ние, что вызывает прекращение работы генератора 3 тактовых импульсов. Одновременно последним тактовым импульсом генератора 3 в счетчик 5 и регистр 99 записываетс исходный нулевой код.element 65, the logical unit, allowing sequential counting by counter 5, changes to a logical zero, which corresponds to writing zero information in the parallel code into counter 5 (type 530IE17) (permanently set by connecting the counter inputs to the logical zero-body level). At the same time, the logic zero level from the first output of the trigger 58 enters the information input of the trigger 57 and the next clock pulse from the output of the element 64 sets the trigger 57 to its initial state, which causes the generator to stop the 3 clock pulses. At the same time, the last zero code is written to the counter 5 and the register 99 by the last clock pulse of the generator 3.
Таким образом завершаетс цикл работы предлагаемого формировател . Особенностью режима формировани вл етс наличие внешнего запуска устройства по шине 1 (вход 24), при этом длительность импульса запуска выбираетс короче процесса формировани полного сигнала предложенным устройством с тем, чтобы схема могла вернутьс в исходное состо ние.This completes the cycle of operation of the proposed shaper. A specific feature of the formation mode is the presence of an external device start-up via bus 1 (input 24), while the duration of the start-up pulse is chosen shorter than the process of forming a full signal by the proposed device so that the circuit can return to its original state.
В следующем цикле формировани описанные процессы повтор ютс .In the next formation cycle, the described processes are repeated.
Работа формировател в режиме программировани заключаетс в следующем.The operation of the former in the programming mode is as follows.
Исходным состо нием элементов схемы , участвующих в режиме формировани , вл ютс текущие состо ни формировани , т.е. до начала работы в режиме про-- граммировани формирователь находитс в режиме формировани . При этом триггеры 59-61, 56, 62 и 63 соответственно имеют следующие исходные состо ни : триггер 59 - нулевое; триггер 60 - единичное: триггер 61 - нулевое; триггер 56 - нулевое; триггеры 62 и 63 - нулевое.The initial state of the circuit elements involved in the formation mode is the current formation states, i.e. prior to the start of the programming mode, the shaper is in the formation mode. In this case, the triggers 59-61, 56, 62, and 63, respectively, have the following initial states: the trigger 59 is zero; trigger 60 - unit: trigger 61 - zero; trigger 56 is zero; Triggers 62 and 63 are zero.
Исходный уровень логического нул с выхода триггера 56 запрещает прохождение импульсов с выхода элемента«45 (внешнего запуска по шине 1) через элемент И 66, поэтому исходно на первый выход устройства 4 управлени (е составе выходов 29-31) импульсные сигналы управлени блоком адаптации не поступают. Мультивибраторы 74 и 75 работают в ждущем режиме, поэтому исходно ими не формируютс импульсы выходных сигналов.Элемент И 68 закрыт бла- годар исходному нулевому состо нию триггера 59, поэтому уровень логического нул с выхода элемента 68 поступает на выходы 38 и 39 и далее соответственно в запоминающее устройство 6 (вход 92) и датчик 13 эталонных кодов задает режим чтеми ОЗУ 98 и исходное состо ние датчика 13 в блоке 9 адаптации.The initial level of logic zero from the output of the trigger 56 prohibits the passage of pulses from the output of the element 45 (external trigger on bus 1) through the element 66, therefore, initially to the first output of the control device 4 (e composition of outputs 29-31) the impulse control signals of the adaptation unit are not are coming in. Multivibrators 74 and 75 operate in the standby mode, so initially they do not generate output pulses. Element I 68 is closed by the initial zero state of trigger 59, therefore the logic zero level from the output of element 68 goes to outputs 38 and 39 and then to the memory 6 (input 92) and the sensor 13 of the reference codes sets the mode of the RAM 98 and the initial state of the sensor 13 in the adaptation block 9.
Исходное состо ние блока 9 адаптации до начала программировани вл етс пассивным . При этом, поскольку отсутствуют импульсные сигналы управлени по второму и четвертому входам блока 9 адаптации, состо ние датчика 12. ЦАП 14 и 15 может быть произвольным. Компаратор 16 также может находитьс в произвольном состо нии - соответствующем уровню напр жени на выходе ЦАП 15 и амплитуде импульсов на первом входе блока 9 адаптации . Указанные импульсы на первом входе блока 9 адаптации в предлагаемом устройстве вл ютс сигналом обратной св зи при работе в режиме программировани .The initial state of the adaptation unit 9 is passive before programming. Moreover, since there are no impulse control signals through the second and fourth inputs of the adaptation unit 9, the state of the sensor 12. The DAC 14 and 15 can be arbitrary. The comparator 16 can also be in an arbitrary state — the corresponding voltage level at the output of the D / A converter 15 and the amplitude of the pulses at the first input of the adaptation unit 9. These pulses at the first input of the adaptation unit 9 in the proposed device are a feedback signal when operating in the programming mode.
Из датчика 13 эталонных кодов в исходном состо нии (в соответствии с поступившим сигналом из устройства 4 управлени по третьему входу блока 9 адаптации на вход 18 указанного датчика) выдаетс на первый выход (на вход ЦАП 15) исходный единичный код всех разр дов, на второй выход 22 и далее через третий выход блока 9 адаптации на второй информационный вход запоминающего устройства б и первый вход устройства 4 управлени поступает исходный уровень логического нул , что обеспечивает исходное состо ние инвертора 50, элемента И-НЕ 70. Поскольку исходным дл режима программировани вл етс режим формировани , в котором запоминающее устройство б находитс в режиме чтени ОЗУ 98, логический уровень на его втором информационном входе 91 не оказывает вли ни на работу запоминающего устройства . 6. Так как запоминающий ЦАП 14- в блоке 9 адаптации осуществл ет запоминание входной информации по перепаду от уровн логической единицы к уровню логического нул , в отсутствие таких перепадов напр жение на втором выходе 43 триггера 61 в устройстве 4 управлени и соответственно на седьмом выходе устройства 4. четвертом входе блока 9 адаптации и входе записи ЦАП 14 указанный ЦАП 14 находитс в режиме преобразовани входного значени цифрового кода. В исходном состо нии датчик 12 двоичных кодов и первый выход 20 блока 9 адаптации наход тс в третьем состо нии за счет блока 88 шинных формирователей , управл емых сигналом с уровнем логического нул , поступающим по входу 78. С приходом на шину 2 запуска адаптации импульса запуска (фиг. 6и) устройство 4 управлени запрещает по п тому выходу работу генератора 3 тактовых импульсов; в счетчик 5 заноситс исходное нулевое состо ние всех разр дов; первый выход запоминающего устройства 6 переводитс в третье состо ние, а первый выход блока адаптации - в активное состо ние; в блок 9 адаптации выдаютс сигналы управлени (сFrom the sensor 13 reference codes in the initial state (in accordance with the received signal from the control unit 4 via the third input of the adaptation unit 9 to the input 18 of the specified sensor), the initial unit code of all bits to the second output is sent to the first output (to the input of the DAC 15) the output 22 and then through the third output of the adaptation unit 9 to the second information input of the storage device b and the first input of the control device 4 receives the initial logic level zero, which provides the initial state of the inverter 50, the element IS-70 70. Since the outcome For the programming mode, the formation mode, in which the memory device b is in read mode RAM 98, the logic level at its second information input 91 does not affect the operation of the memory device. 6. Since the storage DAC 14-in the adaptation block 9 memorizes the input information from the logical unit to the logical zero level, in the absence of such differences the voltage at the second output 43 of the trigger 61 in the control device 4 and accordingly at the seventh output of the device 4. The fourth input of the adaptation unit 9 and the recording input of the DAC 14 indicated the DAC 14 is in the mode of converting the input value of the digital code. In the initial state, the binary code sensor 12 and the first output 20 of the adaptation block 9 are in the third state due to the block 88 of bus drivers that are controlled by a signal with a logic zero level received at input 78. With the launch of the adaptation pulse to the bus 2 (Fig. 6i), the control device 4 prohibits, on its output, the operation of the 3-clock generator; the initial zero state of all bits is entered into the counter 5; the first output of the storage device 6 is transferred to the third state, and the first output of the adaptation unit to the active state; In adaptation block 9, control signals are output (from
выходов 1, б и 7 устройства 4 на входы 2-4 соответственно блока 9); на второй вход блока 7 стробировани поступают строби- рующие импульсы (фиг. бе).outputs 1, b and 7 of the device 4 to the inputs 2-4, respectively, of block 9); Gating pulses arrive at the second input of the gating unit 7 (Fig. Be).
Работа устройства в режиме програм0 мировани происходит далее е два этапа: определение цифрового кода максимума амплитуды импульсов обратной св зи; поочередное определение цифровых кодов (и их запись в запоминающее устройство 6)The operation of the device in the programming mode occurs further in two stages: the determination of the digital code for the maximum amplitude of feedback pulses; sequential determination of digital codes (and their entry in the storage device 6)
5 дл каждого эталонного уровн и соответствующего такта работы режима формирова- ни .5 for each reference level and the corresponding cycle of the formation mode.
На обоих этапах устройство 4 управлени формирует сигналы дл счетчика 5, за0 поминающего устройства б, блока 9 адаптации и блока 7 стробировани .синхронные с импульсами, поступающими по шине 1 внешнего запуска (фиг. 6а). В результате на первом этапе из блока 9 адаптацииAt both stages, control unit 4 generates signals for counter 5, locking device b, adaptation unit 9 and gating unit 7. Synchronous with pulses coming through external start bus 1 (Fig. 6a). As a result, at the first stage of the adaptation block 9
5 выдаетс цифровой код по первому выходу соответственно на первый вход блока 7 стробировани с единичными уровн ми во всех разр дах, что при открывании по второму (стробирующему) входу блока 7 стро0 бировани . ведет к формированию на выходе ЦАП 8 импульсов максимальной амплитуды . Указанные импульсы поступают в реальную нагрузку, имеющую выход обратной св зи, на который выходной сигнал ре5 альной нагрузки передаетс без искажений (линейно). Поэтому возникающие в реальной нагрузке искажени адекватно отображаютс в сигнале на выходе обратной св зи, который поступает на шину 10 и первый5, a digital code is issued on the first output, respectively, to the first input of the gating unit 7 with unit levels in all bits, which, when opened at the second (strobe) input of the building block 7, is constructed. leads to the formation of the output of the DAC 8 pulses of maximum amplitude. These pulses are fed to a real load having a feedback output to which the output signal of the real load is transmitted without distortion (linearly). Therefore, distortions occurring in real load are adequately reflected in the signal at the output of the feedback, which is fed to the bus 10 and the first
0 вход блока 9 адаптации.0 input block 9 adaptation.
В течение первого этапа блоком 9 адаптации осуществл етс определение цифрового кода, соответствующего максимуму амплитуды, после чего на четвертый выходDuring the first stage, the adaptation unit 9 determines the digital code corresponding to the amplitude maximum, and then to the fourth output
5 блока адаптации выдаетс признак готовности , который, поступив по второму входу в устройство 4. вызывает переключение выходных сигналов устройства 4 управлени в режим второго этапа. На первом этапе запо0 минающее устройство б остаетс в состо нии чтени , поэтому цифровой код. соответствующий максимуму амплитуды импульсов на шине 10 и поступающий на первый информационный вход запоминаю5 щего устройства 6 не записываетс в последнее , а счетчик S при этом не измен ет своего нулевого состо ни , т.е. цифровой код максимума амплитуды формируетс блоком 9 адаптации, запоминание этого кода происходит также в блоке 9 адаптации по5, an adaptation unit is signaled, which, upon receipt of the second input to the device 4, causes the output signals of the control device 4 to be switched to the second stage mode. At the first stage, the storage device b remains in the read state, therefore the digital code. corresponding to the maximum amplitude of the pulses on the bus 10 and arriving at the first information input of the storage device 6 is not recorded in the latter, and the counter S does not change its zero state, i.e. the digital code of the amplitude maximum is generated by the adaptation block 9; this code is also memorized in the adaptation block 9 by
перепаду, поступающему из устройства 4 управлени по седьмому выходу через четвертый вход блока 9. Указанный перепад возникает как ответ устройства 4 управлени на по вление первого признака готовности , поступающего по второму входу из блока 9 адаптации на первом этапе программировани , т.е. при первом по влении признака готовности на четвертом выходе блока 9 адаптации первый этап заканчиваетс и начинаетс второй этап программировани .the differential coming from the control unit 4 via the seventh output through the fourth input of the block 9. The indicated differential occurs as a response of the control unit 4 to the appearance of the first readiness sign, arriving at the second input from the adaptation block 9 at the first programming stage, i.e. at the first occurrence of the readiness sign at the fourth output of the adaptation unit 9, the first stage ends and the second programming stage begins.
При этом работа предлагаемого устройства происходит следующим образом. Блок 9 адаптации поочередно определ ет цифровые коды, соответствующие хранимым внутри блока 9 эталонным значени м кодов. Это определение идет путем поочередного задани значений цифровых кодов на первый вход блока 7 стробировани (с первого выхода блока 9) до получени равенства амплитуды импульсов на шине 10 и установленного внутри блока 9 эталонного уровн напр жени , соответствующего эталонному коду блока 9. При получении равенства амплитуды импульсов обратной св з и (на шине 10) из блока 9 адаптации выдаетс по четвертому выходу признак готовности, который по второму входу поступает в устройство 4 управлени . Устройство 4 управлени при этом формирует вначале сигналы записи цифрового кода, равного определенному в блоке 9 адаптации, в запоминающее устройство 6 (по первому информационному входу устройства 6).The operation of the proposed device is as follows. The adaptation unit 9 sequentially determines the digital codes corresponding to the reference code values 9 stored within the unit. This definition proceeds by alternately assigning digital code values to the first input of gating unit 7 (from the first output of block 9) until the amplitude of the pulses on the bus 10 and the voltage level set inside the block 9 is equal to the reference code of the block 9. When the amplitude is equal feedback pulses and (on bus 10) from adaptation block 9 are output on the fourth output a sign of readiness, which through the second input enters control device 4. In this case, the control device 4 first generates the signals for recording a digital code, which is equal to that defined in the adaptation block 9, to the memory 6 (via the first information input of the device 6).
После записи указанного кода в чейку с адресом, соответствующим цифровому коду на выходе счетчика 5. устройство 4 управлени наращивает адрес путем подачи одного импульса на счетный вход счетчикаAfter writing the specified code into the cell with the address corresponding to the digital code at the output of the counter 5. The control device 4 increments the address by sending one pulse to the counter input of the counter
5.Кроме того, устройство 4 управлени по шестому выходу выдает команду переключени блока 9 адаптации на следующий по пор дку эталонный код (уровень напр жени ). После этого блок 9 адаптации вновь повтор ет цикл определени цифрового кода , соответствующего текущему-эталонному коду, далее вновь формируетс признак готовности на четвертом выходе блока 9 и соответственно происход т описанные процессы записи в запоминающее устройство5. In addition, the control unit 4 at the sixth output issues a command for switching the adaptation unit 9 to the next, orderly reference code (voltage level). Thereafter, the adaptation unit 9 again repeats the cycle of determining the digital code corresponding to the current reference code, then a readiness sign is again formed at the fourth output of the block 9, and the described writing processes in the memory device occur accordingly
6.счетчик 5 и т.д. Число таких циклов определ етс выбранным числом дискретов по времени режима формировани . После определени и.записи последнего цифрового кода второго этапа программирование из блока 9 адаптации выдаетс на третий выход признак окончани , который записываетс в соответствующую чейку (с очередным адресом запоминающего устройства б по второму информационному входу), а по первому входу устройства 4 управлени указанный признак интерпретируетс как условие окончани програм- 5 мировани , после чего устройство 4 управлени переключаетс в режим формировани , соответственно измен при этом управл ющие сигналы дл счетчика 5, запоминающего устройства б, блока 7 стробиро- 0 вани и блока 9 адаптации. После этого вновь начинает работать генератор 3 тактовых импульсов, т.е. происходит процесс формировани импульсов, как было описано , с той разницей, что цифровые коды6. counter 5, etc. The number of such cycles is determined by the selected number of samples in the formation mode time. After determining and recording the last digital code of the second stage, programming from adaptation block 9 is output to the third output termination attribute, which is recorded in the corresponding cell (with the next memory address b by the second information input), and the first input is interpreted as a condition of the end of programming, after which the control device 4 switches to the shaping mode, thereby changing the control signals for the counter 5, memory unit b, strobe block 7, and adaptation block 9. After that, the 3-clock pulse generator starts working again, i.e. the process of forming pulses occurs as described, with the difference that the digital codes
5 считываемые на каждом такте из запоминающего устройства, вл ютс теми, которые обеспечивают требуемую форму импульса не на выходе ЦАП 11, а на выходе реальной нагрузки. Этим достигаетс устранение ис0 кажений формы импульсов за счет реальной нагрузкиThe 5 readings from the memory at each clock are those that provide the required pulse shape not at the output of the DAC 11, but at the output of the real load. This achieves the elimination of pulse shape distortions due to the real load.
Кроме того, при программировании осуществл етс по хранимому в пам ти блока 9 адаптации эталонному представлениюIn addition, when programming, it is carried out according to the reference representation stored in the memory of the block 9
5 формируемых импульсов в виде последовательности эталонных цифровых кодов получени другой (отличной от эталонной) последовательности цифровых кодов, заносимых в запоминающее устройство 6. Ука0 занное эталонное представление определ етс расчетным путем при аппроксимации требуемой формы импульсов, т е. в соответствии с периодом генератора 3 тактовых импульсов определ ютс значени 5 generated pulses in the form of a sequence of reference digital codes for obtaining another (different from the reference) sequence of digital codes stored in the memory 6. The reference reference indicated is determined by calculation when fitting the required pulse shape, i.e. according to the period of the 3 clock generator pulses are determined by
5 эталонных цифровых кодов (отсчеты амплитуды в точке начала каждого следующего периода генератора 3) Эти эталонные цифровые коды и занос тс в пам ть блока 9 адаптации, Период генератора 3 эыбирает0 с обычно, исход из известной теоремы Котельникова На первом этапе программировани определ етс фактическое значение максимальной амплитуды Um импульса. которое далее запоминаетс в блоке 9 адап5 тации в виде цифрового кода Набор эталон ных цифровых кодов дл блока 9 хранитс в датчике 13 эталонных кодов в виде относительных значений Поскольку при этом эталонный код датчика 13 в перемножающем5 reference digital codes (samples of amplitude at the beginning point of each next generator period 3) These reference digital codes are stored in the memory of adaptation unit 9, Generator Period 3 elects normally, based on the well-known Kotelnikov theorem. The first value determines the actual value. maximum amplitude Um pulse. which is then stored in the adaptation block 9 as a digital code. The set of reference digital codes for block 9 is stored in the sensor 13 reference codes as relative values. Since the reference code of the sensor 13 is in the multiplying
0 ЦАП 15 умножаетс на величину Um- хранимую в запоминающем ЦАП 14, на выходе ЦАП 15 и первом входе компаратора 16 дл каждого отсчета формировани импульса выдаетс эталонный уровень напр жени с0, the DAC 15 is multiplied by the Um value stored in the storage DAC 14, the reference voltage level is outputted at the output of the DAC 15 and the first input of the comparator 16 for each pulse formation count
5 учетом реального максимума амплитуды (Dm). Запоминание Um происходит на первом этапе в ЦАП 14. при этом из датчика 13 эталонных кодов выдаетс единичный код всех разр дов, т.е при поиске цифрового кода, соответствующего максимуму амплитуды , измен етс с помощью датчика 12 двоичных кодов цифровой код на цифровом входе ЦАП 14 (при неизменном единичном коде на цифровом входе ЦАП 15).5 taking into account the real maximum amplitude (Dm). Um is memorized at the first stage in the DAC 14. In this case, from the sensor 13 reference codes, a single code of all bits is output, that is, when searching for a digital code corresponding to the maximum amplitude, the digital code at the digital input of the DAC is changed using the sensor 12 binary codes 14 (with a constant unit code on the digital input of the DAC 15).
В конце первого этапа программиро- вани перепадом по четвертому входу 19 блока 9 адаптации производитс запись-запоминание цифрового кода с входа ЦАП 14 в его внутреннюю пам ть и в дальнейшем на втором этапе программировани этот код хранитс в ЦАП 14 и его выходное напр жение сохран етс посто нным в соответствии с указанным кодом.At the end of the first stage of programming, the differential across the fourth input 19 of adaptation block 9 records the digital code from the input of the DAC 14 into its internal memory, and later in the second programming stage, this code is stored in the DAC 14 and its output voltage is saved constant in accordance with the specified code.
На втором этапе программировани становитс активным первый выход 20 бло- ка 9 адаптации, т.е. датчик 12 двоичных кодов осуществл ет поиск уже не через ЦАП 14, как на первом этапе программировани , а через блок 7 стробировани , ЦАП 8 и реальную нагрузку. На втором этапе програм- мировани дл каждого значени эталонного цифрового кода, выдаваемого последовательнодатчиком 13 эталонных кодов , по указанной цепи (блок 7, ЦАП 8. реальна нагрузка) прохождени выдаваемых датчиком 12 на первый 20 выход цифровых коДов, по выходному сигналу компаратора 16 находитс датчиком 12 цифровой код, давший равенство амплитуд сигналов по первому входу компаратора (эталон) и по второму входу - с шины 10 сигнала обратной св зи. После определени кода в датчике 12 через его первый выход (и второй выход 21 блоха 9) этот код передаетс в запоминающее устройство 6. где заломи- наетс в очередной чейке пам ти. Далее датчик 13 эталонных кодов по сигналам управлени на третьем входе 18 блока 9 адаптации переходит к выдаче следующего эталонного кода и т.д. Признак окончани (в виде логической единицы в одном из разр - .дов) записан в датчике 13 эталонных кодов блока 9 и далее, поступа на второй информационный вход запоминающего устройства 6 и первый вход устройства 4 управлени . соответственно записываетс в устройство 6 и запускает устройство 4 на переключение в режим формировани . В процессе программировани датчик 12 двоичных кодов получает от устройства 4 управлени через второй вход. 17 блока 9 адаптации необходимые сигналы управлени , соответствующим образом синхронизированные с моментами времени стробировани блока 7 стробировани , что обеспечивает правиль- иый результат при считываний его с выхода компаратора 16. Признак готовности выдаетс на четвертый выход 23 блока 9 адаптации и далее, поступа в устройство 4 управлени , вызывает переход к следующему циклу работы (определению след ощего цифрового кода).At the second programming stage, the first output 20 of block 9 of adaptation becomes active, i.e. The binary code sensor 12 does not search through the DAC 14, as in the first programming stage, but through the gating unit 7, the DAC 8, and the actual load. In the second stage of programming, for each value of the reference digital code issued by the successive sensor 13 reference codes, the indicated circuit (block 7, DAC 8. real load) passes the output of sensor 12 to the first 20 output of digital codes, the output signal of the comparator 16 is found by the sensor 12 is a digital code that gives equal amplitudes of the signals at the first input of the comparator (reference) and at the second input from the bus 10 of the feedback signal. After determining the code in the sensor 12 through its first output (and the second output 21 of the flea 9), this code is transmitted to the storage device 6. where it is jammed in the next memory location. Next, the sensor 13 of the reference codes on the control signals at the third input 18 of the adaptation unit 9 proceeds to the issuance of the next reference code, etc. The sign of the end (as a logical unit in one of the bits - .dov) is recorded in the sensor 13 of the reference codes of block 9 and further, arriving at the second information input of the memory 6 and the first input of the control device 4. respectively, is recorded in the device 6 and starts the device 4 to switch to the formation mode. During the programming process, the binary code sensor 12 receives from the control device 4 via the second input. 17 of adaptation block 9, necessary control signals that are appropriately synchronized with the timing of gating of gating block 7, which ensures the correct result when it is read from the output of comparator 16. A sign of readiness is given to the fourth output 23 of adaptation block 9 and then entering device 4 control, causes a transition to the next cycle of operation (definition of the next digital code).
Рассмотрим работу устройства при конкретной реализации одного из вариантов устройства 4 управлени , счетчика 5, запоминающего устройства 6 и датчика 12 двоичных кодов.Consider the operation of the device in the specific implementation of one of the variants of the control device 4, the counter 5, the storage device 6 and the binary code sensor 12.
С приходом на шину 2 запуска адаптации импульса запуска (фиг. 6м) триггер 59 устанавливаетс в состо ние логической единицы по выходу (фиг. 6д). Возникший при этом перепад (от низкого уровн к высокому ) запускает одновременно триггер 60 и мультивибратор 75. При этом взаимодействие триггеров 60 и 61 приводит к установке (в следующей последовательности: нулевой уровень на выходе триггера 60. нулевой уровень на первом выходе триггера 61, единичный уровень на выходе триггера 60) триггера 61 в единичное состо ние, т.е. на первом выходе триггера 61 - логический нуль, а на втором - единица. Поэтому логический нуль с первого выхода триггера 61, поступив на второй вход элемента 68. удерживает его по выходу в исходном состо нии логического нул , несмотр на поступивший уровень логической единицы - с выхода триггера 59 (фиг. 6д). Выходной сигнал триггера 59 (фиг. бд) открывает по первым входам элементы 64.65.71 и 72 и прекращаетс удержание в нулевом состо нии триггеров 56. 62 и 63. Пройд через, инвертор чь, указанный сигнал устанавливает в нулевое состо ние триггеры 57 и 58 и закрывает элементы 64 и 65 по вторым входам. При этом процесс формировани выходных импульсов в предлагаемом устройстве прерываетс , так как выходной сигнал триггера 57 становитс запрещающим дл генератора 3 тактовых импульсов, а сигналы управлени счетчиком 5, запоминающим устройством 6 (выходы 32-3S) замен ютс на сигналы, поступающие через элементы 64 и 65 по четвертым входам, соответственно со второго выхода мультивибратора 75 и элемента И-НЕ 70 который при установке триггера 61 в единичное состо ние (описано выше) имеет на выходе уровень логической единицы. Поэтому элемент 65 обеспечивает (в начале режима программировани ) на выходе уровень логического нул , который,поступив на вход счетчика 5. обеспечивает установку последнего в нулевое состо ние. Ближайший к моменту установки триггера 59 в единичное состо ние из импульсов (фиг. 6а) внешнего запуска (по шине 1). пройд через элементы 45 и 47 на синхронизирующий вход триггера 56, записывает в него логическую единицу (фиг. бг). Выходной сигнал триггера 56 при этом открывает элемент 66When the start-up adaptation of the start-up bus (Fig. 6m) arrives on bus 2, the trigger 59 is set to the state of the logical unit on the output (Fig. 6e). The resulting differential (from low to high) simultaneously triggers trigger 60 and multivibrator 75. At the same time, the interaction of triggers 60 and 61 leads to installation (in the following sequence: zero level at the output of trigger 60. zero level at the first output of the trigger 61, single the output level of the flip-flop 60) flip-flop 61 in one state, i.e. on the first output of the trigger 61 - a logical zero, and on the second - one. Therefore, the logical zero from the first output of the trigger 61, arriving at the second input of the element 68. keeps it at the output in the initial state of the logical zero, despite the incoming level of the logical unit - from the output of the trigger 59 (Fig. 6d). The output signal of the trigger 59 (fig. Bd) opens the elements 64.65.71 and 72 on the first inputs and the zeroing of the flip-flops 56. 62 and 63 stops. Pass through the inverter whose specified signal sets the triggers 57 and 58 to the zero state and closes elements 64 and 65 at the second entrances. The process of forming the output pulses in the proposed device is interrupted, since the output signal of the flip-flop 57 becomes prohibiting the generator of 3 clock pulses, and the control signals of the counter 5, the memory 6 (outputs 32-3S) are replaced by signals received through the elements 64 and 65 through the fourth inputs, respectively, from the second output of the multivibrator 75 and the IS-NE element 70 which, when the flip-flop 61 is set to one (described above), has the level of a logical one at the output. Therefore, the element 65 provides (at the beginning of the programming mode) the output level is a logical zero, which, having entered the input of the counter 5. ensures that the latter is set to the zero state. The closest to the time of installation of the trigger 59 in a single state of pulses (Fig. 6a) of an external trigger (via bus 1). having passed through the elements 45 and 47 to the synchronization input of the trigger 56, it writes a logical unit into it (Fig. bg). The output signal of the trigger 56 at the same time opens the element 66
Последующие импульсы (фиг. 6а) после открыти элемента 66 проход т через инвертор 51 на синхронизирующий вход триггера 62, который начинает работать в счетном режиме, формиру при этом (фиг. 66) импульсы дл тактировани регистра 86 последовательного приближени в датчике 12 двоичных кодов. При этом конкретна реализаци регистра 86 на микросхеме 564 ИР13 предполагает момент срабатывани указанного регистра по перепадам от низкого уровн (логического нул ) к высокому (логической единице). Дл подготовки осуществлени очередного цикла регистра 86 импульсы с выхода верхнего элемента 67 и импульсы с выхода элемента 73 (фиг, бж) Через нижний (выполн ющий функцию инвертора ) элемент 48 объедин ютс по ИЛИ верхним элементом 48 и через выход 29 поступают на установку триггера 84 в датчике 12 двоичных кодов в единичное состо ние . Далее сдвинутый по времени стробирующий импульс (фиг. 6в). пройд через блок 7, ЦАП 8, реальную нагрузку на шину 10 и вход компаратора 16 в блоке 9 адаптации, дает соответствующую реакцию компаратора 16 на вход синхронизации триггера 84, который в случае прихода импульса от кампаратора 16 устанавливаетс в нулевое состо ние или остаетс в единичном состо нии при отсутствии импульсов компаратора 16. После этого возникает тактирующий перепад регистра 86 последовательного приближени и результат, хранимый в триггере 84, учитываетс в регистре 86. Поскольку логика наличи импульса на выходе компаратора дл первого и второго этапов противоположна в цепи инфор- ма.ционного входа регистра 86 последовательного приближени , включаетс элемент 85, выполн ющий функцию уп- равл емого по входу 78 инвертора выходного сигнала триггера 84/ Сигнал управлени поступает с выхода элемента 68 устройства 4 управлени .Subsequent pulses (Fig. 6a), after opening element 66, pass through inverter 51 to clock input of trigger 62, which starts operating in counting mode, thereby generating (Fig. 66) pulses for clocking sequential approximation register 86 in sensor 12 of binary codes. In this case, the specific implementation of register 86 on the chip 564 IR13 assumes the moment of operation of the specified register with respect to differences from a low level (logical zero) to a high one (logical unit). To prepare the implementation of the next cycle of register 86, the pulses from the output of the upper element 67 and the pulses from the output of element 73 (FIG. BZ) Through the lower (acting as an inverter) element 48 are combined OR by the upper element 48 and through output 29 are sent to the trigger setup 84 in the sensor 12 binary codes in one state. Next, the time shifted gate pulse (Fig. 6c). having passed through block 7, D / A converter 8, the actual load on bus 10 and input of comparator 16 in adaptation block 9, gives the corresponding response of comparator 16 to trigger input of trigger 84, which, in case of arrival of impulse from campmator 16, is set to zero state or remains in unit state in the absence of pulses of the comparator 16. Thereafter, a clock differential of the register 86 of the successive approximation occurs and the result stored in the trigger 84 is taken into account in the register 86. Since the logic of the presence of a pulse at the comparator output for The first and second stages are opposite in the information circuit of the sequential approximation register 86, the element 85 is turned on, which performs the function of the output 84 of the trigger 84 / control signal that controls the inverter output signal at the output 78 of the control device 4.
Таблица истинности управл емого инвертора 85 совпадает с таблицей элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, поэтому конкретна реализаци может быть в виде микросхемы 564 ЛП2.The truth table of the controlled inverter 85 coincides with the table of the EXCLUSIVE OR element, so a particular implementation can be in the form of a 564 LP2 chip.
Таким образом, на первом этапе программировани с выхода элемента 68 (фиг. 6к) устройства 4 управлени выдаетс уровень логического нул , который, поступив по третьему .выходу устройства 4 управлени на вход управлени запоминающего устройства 6 (конкретно вход управлени Запись-чтение ОЗУ 98 через инвертор 100 по входу 92). удерживает устройство 6 в состо нии чтени . Тот же сигнал по первомуThus, at the first programming stage, from the output of element 68 (Fig. 6k) of control device 4, a logic zero level is output which, arriving at the third output of control device 4, at the control input of memory 6 (specifically the control input Write-read RAM 98 through Inverter 100 at input 92). keeps device 6 in reading state. The same signal for the first
выходу устройства 4 управлени поступает в блок адаптации - в датчик 12 двоичных кодов, на вход управлени элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 85 и блоком 88 ионных 5 формирователей, при этом блок 88 находитс в третьем состо нии по выходу, что обеспечивает на первом этапе программировани наличие единичной информации на входе блока 7 стробировани независимо отThe output of the control unit 4 enters the adaptation block - into the sensor 12 binary codes, to the control input of the element EXCLUSIVE OR 85 and the block 88 of the ionic 5 drivers, while the block 88 is in the third output state, which ensures the presence of single information at the first programming stage at the input of gating unit 7 regardless of
0 состо ний выходов блока 87 инверторов и регистра 86, По шестому выходу устройства 4 управлени выходной сигнал элемента 68 поступает в блок 9 адаптации - на вход датчика 13 эталонных кодов, который со5 стоит из счетчика адреса и посто нного запоминающего устройства (ПЗУ), один адресный вход которого объединен с входом установки счетчика адреса в нулевое состо ние и подключен к указанному0 states of the outputs of block 87 of inverters and register 86. According to the sixth output of the control device 4, the output signal of element 68 enters adaptation block 9 — 13 reference codes enter the sensor input, which is from the address counter and read-only memory (ROM), one the address input of which is combined with the input of setting the address counter to the zero state and connected to the specified
0 выходу элемента 68. 8 чейке пам ти ПЗУ датчика 13 с нулевым адресом запрограммированы логические единицы всех разр дов , поэтому на первом этапе программировани формировател пере5 множающий ЦАП 15 передает напр жение со своего аналогового входа на выход с посто нным множителем цифрового кода, т.е. на первом этапе программировани напр жением на первом (опорном) входе компа0 ратора 16 управл ет датчик 12 двоичных кодов (через ЦАП 14). В конце первого этапа программировани по сигналу записи, поступившему с второго выхода триггера 61 (фиг. 6л) - перепад из 1 в О, ЦАП 140 to the output of element 68. 8 cells of the memory of the ROM of the sensor 13 with zero address are programmed logical units of all bits, therefore at the first stage of programming the driver, the multiplying DAC 15 transmits the voltage from its analog input to the output with a constant digital code multiplier, t. e. in the first programming stage, the voltage on the first (reference) input of the computer 16 is controlled by a sensor of 12 binary codes (via a DAC 14). At the end of the first stage of programming on the recording signal received from the second output of flip-flop 61 (FIG. 6L) - the difference from 1 to O, DAC 14
5 запоминает входной цифровой код результата определени максимума амплитуды сигнала обратной св зи и отключаетс по приему входных цифровых кодов, удержива на втором этапе программировани вы0 ходное напр жение неизменного значени , соответствующего записанному. На втором этапе счетчик адреса в датчике 13 эталонных кодов освобождаетс от сигнала установки в нулевое состо ние и одновременно5 memorizes the input digital code of the result of determining the amplitude amplitude of the feedback signal and turns off upon reception of the input digital codes, keeping the output voltage at the second programming stage at a constant value corresponding to the recorded one. In the second stage, the address counter in the sensor 13 reference codes is released from the set-up signal and at the same time
5 ПЗУ датчика 13 выдает цифровой код эталонного уровн первой ступени формировани , который перемножаетс в ЦАП 15 с напр жением максимума амплитуды с выхода ЦАП 14 и соответствующее выходное на0 пр жение ЦАП 15 подаетс на первый вход компаратора 16, т.е. на втором этапе программировани напр жением на первом входе компаратора 16 управл ет Датчик 13 эталонных кодов, в то врем , как датчик 125, the ROM of the sensor 13 outputs the digital code of the reference level of the first stage of formation, which is multiplied in the DAC 15 with the maximum amplitude voltage from the output of the D / A converter 14 and the corresponding output voltage of the DAC 15 is supplied to the first input of the comparator 16, i.e. in the second programming phase, the voltage at the first input of the comparator 16 controls the sensor 13 reference codes, while the sensor 12
5 двоичных кодов управл ет амплитудой выходных (на шине 11) импульсов (через блок 7, ЦАП 8) формировател и, следовательно (через реальную нагрузку), амплитудой на шине 10 сигнала обратной св зи, т.е. на втором входе компаратора 16. Выходной5 binary codes controls the amplitude of the output (on bus 11) pulses (via block 7, D / A converter 8) of the driver, and therefore (through actual load), the amplitude on bus 10 of the feedback signal, i.e. at the second input of the comparator 16. Output
импульс мультивибратора 75 (фиг. би) формируетс при каждом запуске мультивибратора 74 - сигналом с выхода 83 регистра 86 (фиг. 6з) датчика 12 двоичных кодов, который вл етс признаком готовности результата определени датчиком 12 очередного цифрового кода, На втором этапе блок 88 шинных формирователей переводитс в активное состо ние, что и позвол ет передавать цифровые коды из датчика 12 на вход блока 7стробировани . Поскольку дл регистра 86 последовательного приближени необходим импульс запуска (фиг. бе), который формируетс с помощью триггера 63, элемента 73 в устройстее 4 управлени , на врем запуска в сигнал управлени по входу 77 триггером (фиг. 6ж) замещаетс с помощью элемента 47 указанный импульс запуска . Это обеспечивает однозначное состо ние триггера 84 в датчике 12 в начале каждого цикла работы регистра 86. Выходной импульс мультивибратора 75 поступает также на счетный вход счетчика адреса дл ПЗУ датчика 13 эталонных кодов, обеспечива при этом переключение указанного счетчика адреса и, следовательно, выходного эталонного кода датчика 13 Окончание второго этапа программировани задаетс првграммой ПЗУ датчика 13 эталонных кодов , при этом в одной из чеек ПЗУ дл отдельного выходного разр да, подключенного1 к третьему выходу 22 блока 9 адаптации , записываетс 1, котора далее поступает в запоминающее устройство 6 и устройство 4 управлени , где соответственно записываетс в ОЗУ 88 и вызывает процесс переключени в режим формировани . При .этом происходит запись нулевого состо ни в счетчик 5 и триггер 59 устройства 4 управлени .The pulse of the multivibrator 75 (Fig. B) is formed each time the multivibrator 74 is started - with a signal from the output 83 of the register 86 (Fig. 6h) of the binary code sensor 12, which is a sign of the readiness of the result of the determination of the sensor 12 of the next digital code. The drivers are switched to the active state, which allows transmitting digital codes from the sensor 12 to the input of the strobe unit 7. Since the trigger approximation register 86 requires a trigger pulse (fig. Ba), which is generated by trigger 63, element 73 in control unit 4, for the trigger time in control signal 77 input trigger (fig. 6g) is replaced by element 47 launch pulse. This ensures an unambiguous state of the trigger 84 in the sensor 12 at the beginning of each cycle of register 86. The output pulse of the multivibrator 75 is also fed to the counting input of the address counter for the ROM of the sensor 13 reference codes, while ensuring the switching of the specified address counter and, therefore, the output reference code sensor 13 The end of the second programming stage is defined by the program of the ROM of the sensor 13 reference codes, while in one of the ROM cells for a separate output bit connected1 to the third output 22 of block 9 This is recorded in 1, which then enters memory 6 and control device 4, where it is recorded in RAM 88, respectively, and causes the process to switch to formation mode. When this occurs, the zero state is recorded in the counter 5 and the trigger 59 of the control device 4.
Таким образом, в предлагаемом форми- . рователе в отличие от известного имеетс возможность адаптации программы запоминающего устройства б к параметрам реальной нагрузки, поскольку за счет работы блока 9 адаптации и устройства 4 управлени в режиме программировани по эталонному набору цифровых кодов в датчике эталонных кодов определ етс соответствующий набор реально необходимых кодов дл режима формировани с учетом искажений в реальной нагрузке. Это устран ет необходимость подбора программы запоминающего устройства 6 вручную дл каждого экземпл ра конкретней нагрузки предлагаемых формирователей, что упрощает их изготбвление, а также обеспечивает поддержание точности формировани в эксплуатации - при изменении параметров реальной нагрузки от воздействи Thus, in the proposed form-. in contrast to the known, it is possible to adapt the storage program b to the real load parameters, since due to the operation of the adaptation block 9 and the control device 4 in the programming mode, the reference set of digital codes in the reference code sensor determines the corresponding set of actually needed codes for the generation mode taking into account the distortion in the real load. This eliminates the need to select the program of the storage device 6 manually for each instance of the more specifically the load of the proposed shapers, which simplifies their manufacture, and also ensures that the formation accuracy in operation is maintained — when the parameters of the actual load change from
дестабилизирующих факторов: изменени температуры окружающей среды, старени элементов. Введенные в схему блока адаптации датчик двоичных кодов, датчикdestabilizing factors: changes in ambient temperature, aging of elements. Introduced into the block diagram of the adaptation sensor binary codes, sensor
эталонных кодов, запоминающий и перемножающий ЦАП, а также компаратор обеспечивают функцию адаптации предлагаемого формировател . При этом использование , запоминающего ЦАП,reference codes, memory and multiplying DAC, as well as the comparator provide the adaptation function of the proposed driver. At the same time use, memory DAC,
0 соединенного по выходу с аналоговым входом перемножающего ЦАП, позвол ет блоку адаптации отслеживать фактическое значение максимальной амплитуды импульса обратной св зи. Это устран ет зависи5 мость цифровых кодов датчика эталонных кодов от указанного значени амплитуды, что исключает регулировочные операции в предлагаемом формирователе и упрощает его изготовление.0, coupled to the analog input of a multiplying DAC, allows the adaptation unit to track the actual value of the maximum amplitude of the feedback pulse. This eliminates the dependence of the digital codes of the sensor of the reference codes on the specified amplitude value, which eliminates the adjustment operations in the proposed driver and simplifies its manufacture.
0 Программа - набор эталонных кодов в датчике эталонных кодов дл неизменной формы выходных импульсов предлагаемого формировател также вл етс неизменной , не зависит от разброса параметров ре5 альной нагрузки, поскольку в процессе адаптации (программировани запоминающего устройства) учитываютс реальные свойства (искажени , вносимые в формирование ) реальной нагрузки. Поскольку изме0 нени параметров реальной нагрузки в зависимости от разброса параметров, их изменений от воздействи температуры и старени вл ютс однократными (разброс) или медленнО Мен ющимис (от температу5 ры и т.п.), в формирователе достаточно однократной операции адаптации - при включении питани , что однако не исключает имеющейс возможности проведени указанной операции в любой необходимый0 Program - a set of reference codes in the sensor of reference codes for the constant shape of the output pulses of the proposed former is also unchanged, does not depend on the variation of the parameters of the real load, because in the adaptation process (memory programming) real properties (distortions introduced into the formation) are taken into account real load. Since the changes in the parameters of the real load depending on the variation of the parameters, their changes from temperature and aging are single (variation) or slowly varying (from temperature, etc.), a single adaptation operation is enough in the former when the power is turned on which, however, does not exclude the possibility of performing the said operation in any necessary
0 момент времени.0 point in time.
Достоинством предлагаемого формировател вл етс учет искажений не только реальной нагрузки, ной погрешностей ЦАП, непосредственно участвующего в преобра5 зовании цифровых кодов - формировании импульсов, т.е. вносимые искажени за счет ЦАП учитываютс в сумме с искажени ми реальной нагрузки при адаптации. Это значительно снижает требовани к точности иThe advantage of the proposed shaper is that it takes into account the distortions not only of the real load, but of the errors of the DAC, which is directly involved in the conversion of digital codes — the formation of pulses, i.e. The introduced distortions due to the DAC are taken into account with the distortions of the real load during adaptation. This greatly reduces the accuracy requirements.
0 стабильности ЦАП, что, в свою очередь, дает возможность использовать в ЦАП наиболее быстродействующие варианты построени схемы, а это дает возможность увеличивать частоту генератора тактовых импульсов,0 stability of the DAC, which, in turn, makes it possible to use the most high-speed options for constructing a circuit in the DAC, and this makes it possible to increase the frequency of the clock generator,
5 что, в свою очередь, позвол ет формировать импульсные сигналы с большей крутизной изменени напр жени , что вл етс важным при использовании предлагаемого формировател дл формировани импульсов микросекундной длительности.5 which, in turn, allows the formation of pulsed signals with a greater steep change in voltage, which is important when using the proposed shaper to generate pulses of microsecond duration.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904882012A SU1750034A1 (en) | 1990-11-11 | 1990-11-11 | Adaptive pulse shaper |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904882012A SU1750034A1 (en) | 1990-11-11 | 1990-11-11 | Adaptive pulse shaper |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1750034A1 true SU1750034A1 (en) | 1992-07-23 |
Family
ID=21544971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU904882012A SU1750034A1 (en) | 1990-11-11 | 1990-11-11 | Adaptive pulse shaper |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1750034A1 (en) |
-
1990
- 1990-11-11 SU SU904882012A patent/SU1750034A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР №936403, кл. НОЗК4/02%1982 Гнатек Ю.Р. Справочник по цифроана- логовым и аналого-цифровым преобразовател м. М.: Радио и св зь, 1982, с. 259. рис, 4.129. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187805B1 (en) | Microcomputer provided with built-in converter | |
| KR950012019B1 (en) | Data output buffer of semiconductor memory device | |
| US4783785A (en) | Method and apparatus for diagnosis of logical circuits | |
| US4506348A (en) | Variable digital delay circuit | |
| US4586181A (en) | Test pattern generating apparatus | |
| JPH077904B2 (en) | Pulse generator | |
| US4499589A (en) | Counter circuit for counting high frequency pulses using the combination of a synchronous and an asynchronous counter | |
| US5333154A (en) | Digital data generation system including programmable dominance latch | |
| US5305277A (en) | Data processing apparatus having address decoder supporting wide range of operational frequencies | |
| US6215345B1 (en) | Semiconductor device for setting delay time | |
| EP0276794B1 (en) | Data input circuit having latch circuit | |
| US4033221A (en) | Key switch system | |
| SU1750034A1 (en) | Adaptive pulse shaper | |
| US4346480A (en) | Frequency identification circuit | |
| AU643512B2 (en) | A sequencer for generating binary output signals | |
| KR100281136B1 (en) | Data lead circuit | |
| SU1012239A1 (en) | Number ordering device | |
| SU847313A1 (en) | Information input device | |
| SU1610279A1 (en) | Digital recorder of recurrent signals | |
| SU1534689A1 (en) | Digital device for pulse-phase control of static frequency converter | |
| RU1800452C (en) | Information input device | |
| SU869000A1 (en) | Programmable pulse generator | |
| SU926727A1 (en) | Large-scale integrated circuit testing device | |
| EP1122733A1 (en) | Internal regeneration of the address latch enable (ALE) signal of a protocol of management of a burst interleaved memory and relative circuit | |
| JPS6221092Y2 (en) |