SU1742811A1 - Device for computing symmetric boolean functions - Google Patents
Device for computing symmetric boolean functions Download PDFInfo
- Publication number
- SU1742811A1 SU1742811A1 SU904801228A SU4801228A SU1742811A1 SU 1742811 A1 SU1742811 A1 SU 1742811A1 SU 904801228 A SU904801228 A SU 904801228A SU 4801228 A SU4801228 A SU 4801228A SU 1742811 A1 SU1742811 A1 SU 1742811A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- output
- elements
- inputs
- Prior art date
Links
Abstract
Изобретение-относитс к вь |числитель- ной технике и микроэлектронике и предназначено дл реализации симметрических булевых функций от п аргументов, Цель изо- бретени - упрощение конструкции устройства дл вычислени симметрических булевых функций. Поставленна цель достигаетс тем, что устройство дл вычислени симметрических булевых функций от п аргументов содержит п элементов НЕ, п2 +п элементов 2-2И-2ИЛИ. п информационных входов, п+1 настроечных входов и выход. Устройство работает следующим образом. На информационные входы поступают значени двоичных аргументов xi, X2хп, на настроечные входы - сигналы настройки ЛаЛъ... Лп,, значени которых принадлежат множеству { 0.1}. На выходе устройства реализуетс симметрическа булева функци F F (XL ), определ ема двоичным вектором настройки jr(F) ( ЛоД1...., ль.) 1 ил., 1 табл. 3 C/V СThe invention relates to numeral technology and microelectronics and is intended to implement symmetric Boolean functions from n arguments. The purpose of the invention is to simplify the design of the device for calculating symmetric Boolean functions. This goal is achieved by the fact that the device for calculating symmetric Boolean functions from n arguments contains n elements NOT, n2 + n elements 2-2IL-2IL. n information inputs, n + 1 configuration inputs and output. The device works as follows. The binary inputs xi, X2xp are sent to the information inputs, the LAL ... Ln tuning settings, the values of which belong to the {0.1} set, go to the configuration inputs. At the output of the device, a symmetric Boolean function F F (XL) is realized, which is determined by the binary vector settings jr (F) (LOD1 ...., or). 1 ill., 1 tab. 3 C / V С
Description
Изобретение относитс к вычислитель- .ной технике и микроэлектронике и предназначено дл реализации симметрических булевых функций (с.б.ф.) п переменных.The invention relates to computer-aided engineering and microelectronics, and is intended to implement symmetric Boolean functions (cf.) n variables.
Цель изобретени - упрощение конструкции устройства дл вычислени с.б.ф.The purpose of the invention is to simplify the construction of the device for calculating the comp.
Устройство дл вычислени с.б.ф. от п переменных содержит п элементов НЕ и п групп элементов 2-2И-2ИЛИ. имеет п информационных и п+1 настроечных входов и один выход. Причем кажда ; группа.О 1.A device for calculating sf.f. from n variables contains n elements NOT and n groups of elements 2-2И-2ИЛИ. It has n information and n + 1 configuration inputs and one output. And each; group. About 1.
2 п) содержит п+ 1 элементов 2-2И 2ИЛИ , а 1-й информационный вход устройства соединен с входом 1-го элемента НЕ, выход которого соединен с первым входом 1-го элемента 2-2И-2ИЛИ i-й группы .2 p) contains n + 1 2-2IIL elements, and the 1st information input of the device is connected to the input of the 1st NO element, the output of which is connected to the first input of the 1st 2-2I-2IL element of the i-th group.
2n-i+1), второй вход которого соединен2n-i + 1), the second input of which is connected
с i-м информационным входом устройства. Далее i-й настроечный вход устройства сое-, динен с третьим входом i-ro элемента 2-2И2ИЛИ первой группы, а (п+1 )-й настроечный вход устройства соединен с четвертым входом п-го элемента 2-2И-2ИЛИ первой группы . Третий вход k-ro элемента 2-2И-2ИЛИwith the i-th information input device. Next, the i-th setup input of the device is connected to the third input of the i-ro element 2-2I2IL of the first group, and (n + 1) -th setup input of the device is connected to the fourth input of the nth element 2-2I-2IL of the first group . The third entrance of the k-ro element 2-2I-2ILI
1-й группы (к 1. 2 n-l+1; I 2, 3п)1st group (to 1. 2 n-l + 1; I 2, 3p)
соединен с выходом k-ro элемента 2-2И- 2ИЛИ (1-1 )-й группы, четвертый вход (n-l+2)- го элемента 2-2И-2ЙЛИ (1-1)-й группы соединен с выходом (n-l+2)-ro элемента 2- 2И-2ИЛИ (1-1)-й группы. Выход элемента 2- 2И-2ИЛИ n-й группы соединен с выходом устройства. Четвертый вход (М)-го элемента 2-2И-2ИЛИ первой группы соединен с I-м настроечным входом устройства, четвертый вход s-ro элемента 2-2И-2ИЛИ 1-й группы (s 1. 2 n-l) соединен с выходомconnected to the output of the k-ro element 2-2I-2IL (1-1) -th group, the fourth input (n-l + 2) -th element 2-2I-2ILI (1-1) -th group is connected to the output ( n-l + 2) -ro element 2-2I-2IL (1-1) -th group. The output element 2-2I-2IL or n-th group is connected to the output device. The fourth input (M) of the 2-2I-2IL element of the first group is connected to the I-th tuning input of the device, the fourth input of the s-ro element of the 2-2I-2IL, or 1st group (s 1. 2 n-l) is connected to the output
(s+1)-ro элемента 2-2И-2ИЛИ (1-1)-й группы.(s + 1) -ro element 2-2I-2IL (1-1) -th group.
Элемент 2-2И-2ИЛИ реализует булеву функцию f ai33 3234, где ан - двоична Element 2-2I-2ILI implements the Boolean function f ai33 3234, where an is binary
00 00
переменна , приписанна h-му входу элемента (h 1, 2, 3, 4),variable assigned to the hth input of the element (h 1, 2, 3, 4),
На чертеже представлена функциональна схема устройства дл вычислени с.б.ф. при п 5.The drawing shows a functional diagram of the device for calculating the comp. with n 5.
Устройство содержит п 5 элементовThe device contains n 5 elements
2-2И-2ИЛИ первой группы ИIs, n-1 A2-2I-2ILI of the first group IIs, n-1 A
элемента 2-2И-2ИЛИ второй группы 2ielement 2-2I-2IL of the second group 2i
24, п-2 3 элемента 2-2И-2ИЛИ третьей группы 3i. За и Зз. п-3 2 элемента 2-2И- 2ИЛИ четвертой группы 4i и 42, один элемент 2-2И-2ИЛИ п той группы 5, п 5 элементов НЕ 6i65, п 5 информационных входов 7i7s, n+1 6 настроечных24, p-2 3 elements 2-2I-2IL or the third group 3i. Za and Zz. p-3 2 elements 2-2 and 2IL of the fourth group 4i and 42, one element 2-2 and 2 OR of that group 5, n 5 elements NOT 6i65, n 5 information inputs 7i7s, n + 1 6 tuning
входов 8i8е и выход 9.inputs 8i8e and output 9.
Устройство дл вычислени с.б.ф. работает следующим образом.A device for calculating sf.f. works as follows.
На информационные входы устройстваOn the information inputs of the device
подаютс двоичные переменные xi хп,binary variables xi xn are supplied,
на настроечные входы - компоненты двоич- ного вектора n (F) (no, гипп), определ ющего вид реализуемой устройством с.б.ф. п переменных F в соответствии со следующим выражением:on the tuning inputs - the components of the binary vector n (F) (no, hipp), which determines the type of device realized by the sfb. n variables F in accordance with the following expression:
tt
F V Hpn , tsOF v Hpn, tsO
где Fnl - элементарна с.б.ф. от п переменных с рабочим числом t (t 0, 1п).where Fnl is elementary sb.f. from n variables with working number t (t 0, 1n).
На выходе устройства формируетс зна- чение с.б.ф. F на данном наборе значений переменных xi, X2хп. Дл рассматриваемого примера (п 5) на информационные входы 7i, .... 7s подаютс двоичные переменные xiХ5 (в произвольном пор дке), At the output of the device, the value of sfb is formed. F on this set of values of variables xi, X2хп. For the considered example (item 5), binary variables xiХ5 (in arbitrary order) are fed to the information inputs 7i, ... 7s,
на настроечные входы 8186 - компоненты поП5 двоичного вектора n (F) (п, п,on the configuration inputs 8186 - the components of P5 of the binary vector n (F) (n, n,
.... п) реализуемой с.б.ф. F F (xi, X2xs)..... p) implemented sb.f. F F (xi, X2xs).
На выходе 9 реализуетс с.б.ф. F, заданна вектором n (F).Output 9 is implemented by sb.f. F, given by the vector n (F).
Пример. Найти вектор настройки устройства на реализацию с.б.ф. F F (х i, X2. .... xs). представленной посредством следующей совершенной дизъюнктивной нормальной формы:Example. Find the device configuration vector for the implementation of sb.f. F F (x i, X2. .... xs). represented by the following perfect disjunctive normal form:
F X1X2X3X4X5VxiX2X3X4X5VxiX2X3X4X X1X2X3X4X5&1X2X3X4X$tf 1X2X3X4X5VX1X2X3X4X5.F X1X2X3X4X5VxiX2X3X4X5VxiX2X3X4X X1X2X3X4X5 & 1X2X3X4X $ tf 1X2X3X4X5VX1X2X3X4X5.
Двоичный номер N (таблица истинно- сти) заданной функции F имеет видThe binary number N (truth table) of the given function F has the form
N (1110 1000 1000 0000 1000 0000 0000 0001).N (1110 1000 1000 0000 1000 0000 0000 0001).
Очевидно, что N NI N2 N3, где NL N2. N3 - двоичные номера элементарных с.б.ф. PS . Fg , FS соответственно.It is obvious that N NI N2 N3, where NL N2. N3 - binary numbers of elementary sb.f. Ps. Fg, FS, respectively.
В таком случае n(F) (1,1,0.0,0,1). Следовательно , на настроечные входы 8i, 82, 85 устройства необходимо подать сигнал логической единицы, а на настроечные входы 8з, 84 и 8s - сигнал логического нул .In this case, n (F) (1,1,0.0,0,1). Consequently, it is necessary to send a signal of a logical unit to the configuration inputs 8i, 82, 85 of the device, and a logical zero signal to the configuration inputs 8з, 84 and 8s.
Достоинством устройства дл вычислени с.б.ф. вл етс проста конструкци . Число элементов 2-2И-2ИЛИ, необходимых дл реализации прототипа, составл етThe advantage of a device for calculating sb is a simple construction. The number of elements 2-2И-2ИЛИ, necessary for the implementation of the prototype, is
Snp 2n-1.Snp 2n-1.
(1)(one)
В то же врем дл построени предлагаемого устройства требуетс At the same time, the construction of the proposed device requires
SS
п2 +пn2 + n
(2)(2)
элементов 2-2И-2ИЛИ.elements 2-2I-2ILI.
Затраты оборудовани , рассчитанные по формулам (1) и (2), сведены в таблицу.The costs of equipment calculated by formulas (1) and (2) are tabulated.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904801228A SU1742811A1 (en) | 1990-03-12 | 1990-03-12 | Device for computing symmetric boolean functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904801228A SU1742811A1 (en) | 1990-03-12 | 1990-03-12 | Device for computing symmetric boolean functions |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1742811A1 true SU1742811A1 (en) | 1992-06-23 |
Family
ID=21501343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904801228A SU1742811A1 (en) | 1990-03-12 | 1990-03-12 | Device for computing symmetric boolean functions |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1742811A1 (en) |
-
1990
- 1990-03-12 SU SU904801228A patent/SU1742811A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1478208. кл. G 06 F 7/00. 1987. Авторское свидетельство СССР N 1119003. кл. G 06 F 7/00. 1983 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2910237A (en) | Pulse rate multipler | |
GB1457338A (en) | Adaptive information processing system | |
US3838355A (en) | Binary coded digital frequency synthesis | |
KR880014470A (en) | Apparatus and method for performing shift operation in multiplier array circuit | |
EP0137386A2 (en) | Digital multiplying circuit | |
SU1742811A1 (en) | Device for computing symmetric boolean functions | |
Peart et al. | Triple factorization of some Riordan matrices | |
JPS607808B2 (en) | key input circuit | |
US2785854A (en) | Electronic calculating device | |
US3862407A (en) | Decimal to binary converter | |
EP0494536B1 (en) | Multiplying apparatus | |
SU955023A1 (en) | Converter of binary single-alternating code to positional binary code | |
EP0174397A3 (en) | Dummy load controlled multi-level logic single clock logic circuit | |
SU1156062A1 (en) | Multiplying device | |
RU1797128C (en) | Device for multiplication of @@@@@ matrix flow | |
SU1756875A1 (en) | Generator of discrete orthogonal functions | |
SU864282A1 (en) | Computing module | |
Prange et al. | Cascadable digital emulator IC for 16 biological neurons | |
SU741265A1 (en) | Device for multiplying by n-digit factor | |
RU1795455C (en) | Device for counting non-zero bits in binary number | |
SU826341A1 (en) | Multiplier | |
SU1683033A1 (en) | Scalar products evaluator | |
SU813457A1 (en) | Device for computing coefficients of expanding functions in series | |
Zakrevskii | Matrix methods for the synthesis of discrete devices on PLA | |
SU1295382A1 (en) | Logic module |