SU1742640A1

SU1742640A1 - Устройство дл измерени температуры

Info

Publication number: SU1742640A1
Application number: SU904836873A
Authority: SU
Inventors: Василий Александрович Орлов; Владимир Георгиевич Чернов
Original assignee: Владимирский политехнический институт
Priority date: 1990-04-16
Filing date: 1990-04-16
Publication date: 1992-06-23

Abstract

Сущность изобретени : устройство содержит: 1 компенсатор вли ни изменени температуры холодных концов термопар

Description

Изобретение относитс к измерительной технике и может быть использовано в цифровых измерительных системах, устройствах контрол и регулировани технологических процессов.

Известны устройства дл измерени температуры, содержащие температурные датчики, например термопары, устройство компенсаци вли ни изменени температуры холодных концов термопар, коммутатор аналоговых сигналов, усилитель , схему выборки и хранени , аналого- цифровой преобразователь, состо щий из компаратора, регистра, например, последовательного приближени , цифроаналогово- го преобразовател .

Недостатком известных устройств вл - етс отсутствие возможности самокалибровки .

Наиболее близким к предлагаемому техническому решению вл етс шестика- нальный измерительный преобразователь дл термопреобразователей, содержащий температурные датчики-термопары, устройство компенсации вли ни изменени температуры холодных концов термопары, коммутатор аналоговых сигналов, усилитель , схему выборки и хранени , аналого- цифровой преобразователь, состо щий из компаратора, регистра, цифроаналогового преобразовател .

Недостатком устройства вл етс то, чо в нем не предусмотрена возможность самокалибровки .

Цель изобретени - повышение точности измерени за счет обеспечени самокалибровки .

Указанна цель достигаетс тем, что в устройство, содержащее N термопар, подключенных к соответствующим входам коммутатора , компенсатор вли ни изменени температуры холодных концов термопар, подключенный к (N+1)-My входу коммутатора , соединенному выходом через последовательно включенные усилитель и выборки-хранени с аналого-цифровым преобразователем, введены генератор тактовых импульсов, первый и второй делители частоты, первый и второй триггеры, счетчик, группа элементов совпадени , буферный формирователь, последовательно соединенные первый элемент ИЛИ, первый и второй элементы задержки, последовательно соединенные элемент И и второй элемент ИЛИ, последовательно соединенные цифровой компаратор и третий элемент ИЛИ, выходом соединенный с R-входами первого делител частоты, первого триггера и счетчика , подключенного информационными выходами к первой группе входов цифрового компаратора, к управл ющим входам коммутатора через группу элементов совпадени , к кодовым входам аналого-цифрового преобразовател через буферный

формирователь, а выходом переполнени соединенного с С-входом первого триггера, D-входом подключенного к управл ющему входу второго делител частоты, к первому входу элемента И и к своему инверсному

0 выходу, а неинверсным выходом соединенного с управл ющим входом первого делител частоты, объединенного тактовым входом с тактовым входом второго делител частоты и вторым входом элемента И, и

5 подключенного к выходу генератора тактовых импульсов, при этом выход первого делител частоты соединен с управл ющим входом буферного формировател и первым входом первого элемента ИЛИ, второй вход

0 которого объединен с вторым входом второго элемрнта ИЛИ, стробирующим входом группы 5-лементов совпадени и подключен к выходу второго делител частоты, выход второго элемента ИЛИ подключен к С-входу

5 счетчика, выход первого элемента задержки соединен с управл ющим входом схемы вы- борки-хране -и , выход второго элемента задержки соединен с S-входом второго триггера и входом запуска аналого-цифро0 вого преобразовател , подключенного аналоговым выходом к (N+2)-My входу коммутатора, а входом управлени и выходом готовности соединенного соответственно с инверсным выходом и R-входом

5 второго триггера, втора группа входов цифрового компаратора вл етс группой входов кода адреса последнего измерительного канала , при этом первым и вторым управл ющими входами устройства вл ютс

0 соответственно второй вход третьего элемента ИЛИ и S-вход первого триггера.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство состоит из компенсатора 1

5 вли ни изменени температуры холодных концов термопар, коммутатора 2 аналоговых сигналов, усилител 3, схемы 4 выборки и хранени , АЦП-5, включающего компаратор 6, регистр 7 с трехстабильным

0 выходом, ЦАП 8, триггеров 9, 23, элементов 10-11 задержки, трех схем ИЛИ 13, 14, 22, счетчика 15, цифрового компаратора 16, группы 17 схем совпадени , буферного формировател 18, двух делителей 20 и 21 час5 тоты, генератора 19 тактовых импульсов, схемы 12 совпадени .

В предлагаемом устройств.- регистр 7 управл етс сигналами Пуск, инициирую- щим аналого-цифровое преобразование, ВМ, управл ющим состо нием выхода регистра . При высоком уровн на входе ВМ регистр 7 находитс в состо нии высокого выходного сопротивлени . Буферный формирователь 18 переводитс в состо ние высокого выходного сопротивлени нулевым сигналом на входе ВМ. По входам ВМ блокируетс работа делителей частоты 20, 21 возможны следующие варианты работы: измерение/калибровка; калибровка/измерение .

В первом случае внешним сигналом ИЗМ/КАЛ триггер 23 устанавливаетс в 1, блокируетс делитель 20 частоты и разблокируетс делитель 21 частоты. Выходные импульсы делител 21 частоты подсчитыва- ютс в счетчике, обеспечива последовательное формирование кодов номеров измерительных каналов, которые через группу 17 схем совпадени , поступают на коммутатор 2 аналоговых сигналов. Одно- временно выходные импульсы второго делител 21 частоты через схему ИЛИ 13, элемент 11 задержки инициируют работу схемы выборки и хранени , а через элемент 10 задержки устанавливают в единицу триг- гер 9 и поступают на вход Пуск регистра 7. При этом на входе ВМ регистра 7 устанавливаетс низкий потенциал, что инициирует работу регистра 7 и всего АЦП-5.

После завершени каждого цикла ана- лого-цифрового преобразовани сигналов Готов регистра 7 триггер 9 устанавливает: с в ноль и блокирует регистр 7. Запуск очередного аналогоцифрового преобразовани будет осуществлен следующим им- пульсом элемента 10 задержки.

После того как опрошены все измерительные каналы и число импульсов, поступивших в счетчик 15, равно числу измерительных каналов, сработает компаратор 16 кода ад- реса последнего измерительного канала и переключит триггер 23 в ноль, перевод устройство в режим калибровки.

Одновременно устанавливаетс в О счетчик 15 и делитель 21 частоты, блокируетс делитель 21 частоты и разблокируетс делитель 20 частоты. Схема 12 совпадени открываетс и на счетчик 15 поступают импульсы генератора 19 тактовых импульсов, формиру значени калибровочных кодов. Считывание кодов выполн етс через буферный формирователь 18 по сигналам дели I ел 20 частоты.

Моменты считывани , т.е. коэффици- ент делени делител 20 частоты, определ ютс статической характеристикой измерительного тракта; коммутатор измерительных каналов, усилитель, схема выборка и хранени , АЦП.

Процесс самокалибровки заключаетс в

следующем. Пусть NI I 1, 2 п коды,

которые поступают в ЦАП 8 из счетчика 15 через буферный формирователь 17. Тогда напр жение на выходе схемы выборки и хранени

Ui Uon(1-e)Ni , где е- погрешность ЦАП;

ky - коэффициент передачи тракта коммутатор , усилитель, схема выборки и хранени .

Выходной код АЦП-5 определ етс соотношением

Ui Uon(1-Ј)Ni , где NJ - выходной код АЦП или

kyUon(1- e)Ni Uon(1- e)Nf,(1)

дл следующего значени калибровочного кода

kyUon(1- Ј)Ni+i Uon(1- е)М н-1.(2)

Вычита из соотношени (2) соотношение (1), получим

. Ml, -МГ у NU -Ni

Указанные операции может выполн ть вычислительное устройство, с которым св зано предлагаемое.

Второй режим калибровка/ измерени отличаетс тем, что калибровочные .операции выполн ютс перед измерительными.

Предлагаемое устройство реализовано на микросхемах серий 155, 572.

Claims

Формула изобретени

Устройство дл измерени температуры , содержащее N термопар, подключенных к соответствующим входам коммутатора, компенсатор вли ни изменени температуры холодных концов термопар, подключенный к (М+1)-му входу коммутатора, соединенному выходом через последовательно включенные усилитель и схему выборки-хранени с аналого-цифровым преобразователем, кодовые выходы которого вл ютс выходами устройства, отличающеес тем, что, с целью повышени точности измерени , в него введены генератор тактовых импульсов, первый и второй делители частоты, первый и второй триггеры , счетчик, группа элементов совпадени , буферный формирователь, последовательно соединенные первый элемент ИЛИ, первый и второй элементы задержки, последовательно соединенные элемент И и второй элемент ИЛИ, последовательно соединенные цифровой компаратор и третий элемент ИЛИ, выходом соединенный с R- входами первого делител частоты, первого

триггера и счетчика, подключенного информационными выходами к первой группе входов цифрового компаратора, к управл ющим входам коммутатора через группу элементов совпадени , к кодовым входам аналого-цифрового преобразовател через буферный формирователь, а выходом переполнени соединенного с С-входом первого триггера, D-входом подключенного к управл ющему входу второго делител частоты, к первому входу элемента И и к своему инверсному выходу, а неинверсным выходом соединенного с управл ющим входом первого делител частоты, объединенного тактовым входом с тактовым входом второго делител частоты и вторым входом элемента И, и подключенного к выходу генератора тактовых импульсов, при этом выход первого делител частоты соединен с управл ющим входом буферного формировател и первым входом первого элемента ИЛИ, второй вход которого объединен с вторым входом второго элемента ИЛИ, стробирующим входом группы элементов совпадени и подключен к выходу второго делител частоты, выход второго элемента ИЛИ подключен к С-входу счетчика , выход первого элемента задержки соединен с управл ющим входом схемы выборки-хранени , выход второго элемента задержки соединен с S-входом второго триггера и входом запуска аналого-цифрового преобразовател , подключенного аналоговым выходом к (N+2)-My входу коммутатора, а входом управлени и выходом готовности соединенного соответственно с инверсным выходом и R-входом второго триггера, при этом втора группа входов цифрового компаратора вл етс группой входов кода адреса N-йтермопары, а второй вход третьего элемента ИЛИ и S-вход первого триггера вл ютс соответственно первым и вторым управл ющими входами устройства.