SU1741145A2 - Устройство дл моделировани систем массового обслуживани - Google Patents
Устройство дл моделировани систем массового обслуживани Download PDFInfo
- Publication number
- SU1741145A2 SU1741145A2 SU894752726A SU4752726A SU1741145A2 SU 1741145 A2 SU1741145 A2 SU 1741145A2 SU 894752726 A SU894752726 A SU 894752726A SU 4752726 A SU4752726 A SU 4752726A SU 1741145 A2 SU1741145 A2 SU 1741145A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- high priority
- prohibition
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при разработке и моделировании систем массового обслуживани . Целью изобретени вл етс расширение функциональных возможностей устройства за счет учета различной длительности обслуживани двух приборов, обрабатывающих за вки высокого приоритета. Устройство дополнительно содержит второй реверсивный счетчик очереди за вок высокого приоритета, блок задержки , таймер, элемент запрета, два счетчика, два элемента ИЛИ и два элемента И. В результате этого возможен учет количества обработанных и необработанных за вок абсолютного приоритета прибором, имеющим значительное врем обслуживани за вок. 1 ил.
Description
Изобретение относитс к вычислительной технике может быть использовано при разработке и моделировании систем массового обслуживани и касаетс усовершенствовани устройства по авт. св. № 1387009.
Устройство дл моделировани систем массового обслуживани по основному авт. св. № 1387009 содержит первый элемент И, первый вход которого и информационный вход первого элемента запрета объединены и вл ютс входом за вок низкого приоритета устройства, выход первого элемента запрета соединен с первым входом первого элемента ИЛИ, выход которого подключен к входу запуска первого блока задержки, выход которого соединен с первым входом второго элемента ИЛИ, а вход сброса первого блока задержки подключен к выходу второго элемента И, первый вход третьего элемента И и информационный вход второго элемента запрета объединены и вл ютс входом за вок высокого приоритета устройства , выход третьего элемента ИЛИ подключен к входу запуска второго блока задержки, выход которого соединен с информационным входом третьего элемента запрета и первым входом четвертого элемента И, выход которого подключен к вычитающему входу реверсивного счетчика очереди за вок высокого приоритета, выход переполнени которого подключен к первому входу п того элемента И, выход которого вл етс выходом потер нных за вок высокого приоритета устройства, выход первого блока задержки соединен с первым выходом четвертого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента запрета, а выход четвертого элемента ИЛИ подключен к первому входу шестого элемента И, выход которого соединен с вычитающим входом реверсивного счетчика очереди за вок низкого приоритета и вторым входом первого элемента ИЛИ, выход переполнени реверсивного счетчика очереди за вок низкого приоритета соединен с управл ющим входом четвертого элемента
(/)
VJ
Јь
4 СП
кэ
запрета и первым входом седьмого элемента И, выход которого вл етс выходом потер нных за вок низкого приоритета, первый вход восьмого элемента И соединен с входом за вок низкого приоритета устрой- ства, а выход восьмого элемента I/I подключен к первому входу п того элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, а выход п того элемента ИЛИ соединен с первым входом шестого элемента ИЛИ, выход которого подключен к второму входу седьмого элемента И и-ин- формационному входу четвертого элемента запрета, выход которого соединен с входом первого триггера и суммирующим входом реверсивного счетчика очереди за вок низкого приоритета, выход обнулени которого подключен к нулевому входу первого триггера , пр мой выход которого соединен с вторым входом шестого элемента И и пер- вым управл ющим входом первого элемента запрета, второй управл ющий вход которого подключен к пр мому выходу второго триггера, второму входу первого элемента И и первому входу второго элемента И, второй вход которого соединен с входом за вок высокого приоритета устройства, а выход подключен к второму входу шестого элемента ИЛИ и второму входу второго элемента ИЛИ, выход которого подключен к единичному входу второго триггера, нулевой вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен с вторым входом п того элемента И и информационным входом п того элемента запрета, выход которого подключен к единичному входу третьего триггера и суммирующему входу реверсивного счетчика очереди за вок высокого приоритета , выход переполнени которого соединен с управл ющим входом п того элемента запрета, а выход обнулени - с нулевым входом третьего триггера, пр мой выход которого подключен к второму входу четвертого элемента И, управл ющему вхо- ду третьего элемента запрета и первому уп- равл ющему входу второго элемента запрета, выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом четвер- того элемента И, а выход третьего элемента ИЛИ подключен к единичному входу четвертого триггера, нулевой вход которого соединен с выходом второго блока задержки, пр мой выход четвертого триггера соеди- нен с вторым управл ющим входом второго элемента запрета, вторым входом третьего элемента И, третьим управл ющим входом первого элемента запрета и вторым входом восьмого элемента И.
Недостатком известного устройства вл етс то, что оно не учитывает различной длительности обслуживани приборов, обрабатывающих за вки абсолютного приоритета .
Цель изобретени - расширение функциональных возможностей устройства за счет учета различной длительности обслуживани двух приборов, обрабатывающих за вки высокого приоритета.
Эта цель достигаетс тем, что в устройство по авт. св. № 1387009 введены третий блок задержки, второй реверсивный счетчик очереди за вок высокого приоритета, таймер, п тый и шестой счетчики, шестой элемент запрета, седьмой и восьмой элементы ИЛИ, дев тый и дес тый элементы И, инверсный выход третьего триггера подключен к первому входу дев того элемента И, выход третьего элемента ИЛИ соединен с первым входом седьмого элемента ИЛИ, выход третьего элемента И подключен к первому входу дес того элемента И и информационному входу шестого элемента за- прета, выход которого подключен к суммирующему входу второго реверсивного счетчика очереди за вок высокого приоритета , выход которого соединен с вторым входом дев того элемента И, выход которого подключен к второму входу седьмого элемента ИЛИ, выход которого через третий блок задержки соединен с суммирующим входом п того счетчика и первым входом восьмого элемента ИЛИ, второй вход которого соединен с выходом таймера, а выход подключен к вычитающему входу второго реверсивного счетчика очереди за вок высокого приоритета, выход которого соединен с управл ющим входом шестого элемента запрета и вторым входом дес того элемента И, выход которого подключен к суммирующему входу шестого счетчика.
На чертеже представлена структурна схема устройства.
В практике проектировани систем массового обслуживани участились случаи не- обходимости включени одной высокоприоритетной за вки приборов разной длительности обслуживани . Дл моделировани таких систем предлагаетс насто щее устройство.
Устройство содержит входы за вок низкого 1 и высокого 2 приоритетов, четвертый триггер 3, счетчик 4, восьмой 5 и первый 6 элементы И, первый элемент 7 запрета, п тый 8 и первый 9 элементы ИЛИ, первый блок 10 задержки, второй триггер 11, второй элемент ИЛИ 12, счетчик 13, четвертый эле- мент 14 запрета, седьмой элемент И 15, изветом элемент ИЛИ 16, первый триггер 17,
реверсивный счетчик 18 очереди за вок низкого приоритета, счетчик 19, шестой элемент И 20, четвертый элемент ИЛИ 21, третий элемент 22 запрета,п тый элемент 23 запрета, п тый элемент И 24, третий триггер 25, первый реверсивный счетчик 26 очереди за вок высокого приоритета, счетчик 27, четвертый 28 и третий 29 элементы И, второй элемент30 запрета, третий элемент ИЛИ 31, второй блок 32 задержки, второй элемент И 33, седьмой элемент ИЛИ 34, блок 35 задержки, п тый счетчик 36, второй реверсивный счетчик 37 очереди за вок высокого приоритета, таймер 38, восьмой элемент ИЛИ 39, дев тый элемент И 40, шестой элемент 41 запрета, дес тый элемент И 42, шестой счетчик 43; первый вход первого элемента И 6 и информационный вход первого элемента 7 запрета объединены и вл ютс входом за вок низкого приоритета устройства, выход первого элемента 7 запрета соединен с первым входом первого элемента ИЛ И 9, выход которого подключен к входу запуска первого блока 10 задержки, выход которого соединен с первым входом второго элемента ИЛИ 12, а вход сброса первого блока 10 задержки подключен к выходу второго элемента И 33, первый вход третьего элемента И 29 и информационный вход второго элемента 30 запрета объединены и вл ютс входом за вок высокого приоритета устройства, выход третьего элемента ИЛИ 31 подключен к входу запуска второго блока 32 задержки, выход которого соединен с информационным входом третьего элемента 22 запрета и первым входом четвертого элемента И 28, выход которого подключен к вычитающему входу первого реверсивного счетчика 26 очереди за вок высокого приоритета, выход переполнени которого подключен к первому входу п того элемента И 24, выход которого вл етс выходом потер нных за вок высокого приоритета устройства, выход первого блока 10 задержки соединен с первым входом четвертого элемента ИЛИ 21, второй вход которого соединен с выходом третьего элемента 22 запрета, а выход четвертого элемента ИЛИ 21 подключен к первому входу шестого элемента И 20, выход которого соединен с вычитающим входом реверсивного счетчика 18 очереди за вок низкого приоритета и вторым входом первого элемента ИЛИ 9, выход переполнени реверсивного счетчика 18 очереди за вок низкого приоритета соединен с управл ющим входом четвертого элемента 14 запрета и первым входом седьмого элемента И 15, выход которого вл етс выходом потер нных за вок низкого приоритета; первый вход восьмого элемента И 5 соединен с входом за вок низкого приоритета устройства, а выход восьмого элемента И 5 подключен к первому входу п того элемента ИЛИ 8, второй вход которого подключен к выходу
первого элемента И 6, а выход п того элемента ИЛИ 8 соединен с первым входом шестого элемента ИЛИ 16, выход которого подключен к второму входу седьмого элемента И 15 и информационному входу чет0 вертого элемента 14 запрета, выход которого соединен с единичным входом первого триггера 17 и суммирующим вхо дом реверсивного счетчика 18 очереди за вок низкого приоритета, выход обнулени
5 которого подключен к нулевому входу первого триггера 17, пр мой выход которого соединен с вторым входом шестого элемента И 20 и первым управл ющим входом пер0 вого элемента 7 запрета, второй управл ющий вход которого подключен к пр мому выходу второго триггера 11, второму входу первого элемента И 6 и первому входу второго элемента И 33, второй вход
5 которого соединен с входом за вок высокого приоритета устройства, а выход подключен к второму входу шестого элемента ИЛИ 16 и второму входу второго элемента ИЛИ 12, выход которого подключен к единично0 му входу второго триггера 11, нулевой вход которого соединен с выходом первого элемента ИЛИ 9; выход третьего элемента И 29 соединен с вторым входом п того элемента И 24 и информационным входом п того эле5 мента 23 запрета, выход которого подключен к единичному входу третьего триггера 25 и суммирующему входу первого реверсивного счетчика 26 очереди за вок высокого приоритета, выход переполнени которого
0 соединен с управл ющим входом п того элемента 23 запрета, а выход обнулени - с нулевым входом третьего триггера 25, пр мой выход которого подключен к второму входу четвертого элемента И 28, управл ющему
5 входу третьего элемента 22 запрета и первому управл ющему входу второго элемента 30 запрета , выход которого подключен к первому входу третьего элемента ИЛИ 31, второй вход которого соединен с выходом четвертого эле0 мента И 28, а выход третьего элемента ИЛИ 31 подключен к единичному входу четвертого триггера 3, нулевой вход которого соединен с выходом второго блока 32 задержки, пр мой выход четвертого триггера 3 соединен с вто5 рым управл ющим входом второго элемента 30 запрета, вторым входом третьего элемента И 29, третьим управл ющим входом первого элемента 7 запрета и вторым входом восьмого элемента И 5, первый вход дев того элемента И 40 подключен к инверсному выходу третьего триггера 25, первый
вход седьмого элемента ИЛИ 34 соединен с входом третьего элемента ИЛИ 31, информационный вход шестого элемента 41 запрета и первый вход дес того элемента И 42 подключен к выходу третьего элемента И 29, суммирующий вход второго реверсивного счетчика 37 очереди за вок высокого приоритета подключен к выходу шестого элемента 23 запрета, а вычитающий вход - к выходу восьмого элемента ИЛИ 39, первый вход которого подключен к выходу таймера 38, а второй вход восьмого элемента ИЛИ 39 соединен с входом п того счетчика 36 и выходом третьего блока 35 задержки, вход которого подключен к выходу седьмого элемента ИЛИ 34, второй вход которого соединен с выходом дев того элемента И 40, второй вход которого подключен к первому выходу второго реверсивного счетчика 37 очереди за вок высокого приоритета, второй выход которого соединен с управл ющим входом шестого элемента 41 запрета и с вторым входом дес того элемента И 42, выход которого подключен к входу шестого счетчика 43.
Блок 35 задержки имитирует работу прибора II и имеет значительно большую длительность обслуживани за вок высокого приоритета. Таймер 38 вырабатывает метки времени с периодом повторени , равным времени старени за вок высокого приоритета.
В начальный момент времени все триггеры наход тс в нулевом состо нии. Импульс с входа 1, имитирующий сообщение низкого приоритета, поступает через элемент 7 запрета и элемент ИЛИ 9 на вход блока 10 задержки и одновременно на вход триггера 11. Последний устанавливаетс в единичное состо ние, запрещающее прохождение импульсов, имитирующих сообщени низкого приоритета, через элемент 7 запрета и разрешающее их прохождение через элемент И 6, элемент ИЛИ 8, элемент ИЛИ 16, элемент 14 запрета на суммирующий вход счетчика 18, который имитирует буфер сообщений низкого приоритета.
При полном заполнении буфера на выходе переполнени счетчика 18 устанавливаетс сигнал, запрещающий прохождение за вок через элемент 14 запрета и разрешающий их прохождение через элемент И 15 на счетчик 19, подсчитывающий количество потер нных сообщений низкого приоритета .
Импульс, задержанный на врем Тн в блоке 10 задержки (имитаци обслуживани за вок низкого приоритета), поступает на вход счетчика 13, подсчитывающего количество обработанных за вок низкого приоритета . Одновременно этот же импульс через элемент ИЛ И 12 устанавливает триггер 11 в нулевое состо ние, а также через элемент ИЛИ 21 поступает на вход элемента И 20.
Если буфер сообщений низкого приоритета содержит сообщени (счетчик 18 не пуст), то элемент И 20 открыт, так как на втором его входе имеетс единичный потенциал от триггера 17, установленного в это состо ние
0 первой же за вкой, поступившей в буфер сообщений (счетчик 18). В этом случае импульс проходит через элемент И 20 и элемент ИЛИ 9 на вход блока 10 задержки, имитиру выдачу сообщени на обработку
5 из буфера. Этот же импульс поступает на вычитающий вход счетчика 18 и уменьшает его содержимое на единицу.
В момент обнулени буфера (счетчика 18) импульс с выхода обнулени перебрасы0 вает триггер 17, который блокирует элемент И 20 и подает разрешающий потенциал на вход элемента 7.
Импульс, имитирующий сообщение высокого приоритета, поступает с входа 2 че5 рез элемент 30 запрета, элемент ИЛИ 31 на вход блока 32 задержки, через элемент ИЛИ 34 на блок 35 задержки и одновременно на единичный вход триггера 3. Последний устанавливаетс в единичное состо ние, запре0 щающее прохождение импульсов, имитирующих сообщени высокого приоритета , через элемент 30 запрета и разрешающее их прохождение через элемент И 29, элемент 23 запрета на суммирующий вход
5 счетчика 26, имитирующий буфер сообщений высокого приоритета прибора I, а также через элемент 41 запрета на суммирующий вход счетчика 37, имитирующий буфер сообщений высокого приоритета прибора II
0 (имеющего значительную длительность обслуживани за вок). Этот же сигнал от триггера 3 запрещает прохождение сообщений низкого приоритета через элемент 7 запрета и разрешает их прохождение через элемент
5 И 5, элемент ИЛИ 8, элемент ИЛИ 16, элемент 14 на суммирующий вход счетчика 18.
В случае полного заполнени счетчика 26 сообщени высокого приоритета проход т через элемент И 24 на счетчик 27, под0 считывающий количество необработанных за вок высокого приоритета (аналогично схеме дл за вок низкого приоритета). Таким же образом в случае полного заполнени счетчика 37 сообщени высокого
5 приоритета, обслуживаемые прибором II, проход т через элемент И 42 на счетчик 43, подсчитывающий количество необработанных за вок высокого приоритета прибором, имеющим значительную длительность обслуживани .
Импульс, задержанный на врем Т в блоке 32 задержки (имитаци обслуживани сообщени высокого приоритета), поступает на вход счетчика 4, подсчитывающего количество обработанных за вок высокого приоритета. Одновременно этот же импульс устанавливает триггер 3 в нулевое состо ние . Если в буфере сообщений высокого приоритета (счетчик 26) есть сообщение, то на выходе триггера 25 имеетс потенциал, закрывающий элемент 22 и открывающий элемент И 28,
Импульс с выхода блока 32 задержки поступает через открытый элемент И 28 и элемент ИЛИ 31 на вход блока 32 задержки, имитиру выдачу сообщени из буфера сообщений высокого приоритета. Одновременно с этим содержимое счетчика 26 уменьшаетс на единицу, так как этот импульс поступает на вычитающий вход счетчика 26.
Импульс, задержанный на врем Тд в блоке 35 задержки (имитаци работы прибора II, имеющего значительную длительность обслуживани сообщений), поступает на вход счетчика 36, подсчитывающего количество обработанных за вок высокого приоритета прибором II. Одновременно этот же импульс поступает через элемент ИЛ И 39 на вычитающий вход реверсивного счетчика 37. Уменьшение количества за вок в счетчике 37 производитс также таймером 38, ими- тиру тем самым стирание устаревшей за вки.
Если счетчик 26 становитс пустым, то импульп с его выхода обнулени перебрасывает триггер 25 в нулевое состо ние, в результате чего элемент И 28, элемент 22 запрета закрываютс , а на элемент И 40 подаетс разрешающий потенциал. В этом случае опрашиваетс буфер сообщений низкого приоритета - импульс с выхода блока 32 задержки проходит через элемент 22, элемент ИЛИ 21 на элемент И 20 (если счетчик 18 не пуст) и далее через элемент ИЛИ 9 на вход элемента 10 задержки, имитиру выдачу сообщени низкого приоритета из буфера. В то же врем разрешаетс прохождение за вок с буфера сообщений высокого приоритета прибора II (при их наличии на счетчике) через элемент И 40, элемент ИЛИ 34 на блок 35 задержки, имитиру выдачу сообщени высокого приоритета.
Если в устройстве обрабатываетс за вка низкого приоритета и приходит за вка высокого приоритета, то обработка за вки низкого приоритета прекращаетс , она записываетс в буфер низкого приоритета, а за вка высокого приоритета обрабатываетс .
Имитаци указанной ситуации происходит следующим образом.
При обслуживании за вки низкого приоритета на первый вход элемента И 33 подаетс единичный сигнал с выхода триггера 11. Импульс-за вка высокого приоритета через элемент 30, элемент ИЛИ 31 поступает на вход блока 32 задержки. Этот же импульс через вход элемента И 33 поступает
на сбрасывающий вход блока 10 задержки и устанавливает его в нулевое состо ние, а также проходит через элемент ИЛИ 12 на триггер 1-1 и устанавливает его в нулевое состо ние. Кроме того, этот импульс проходит через элемент 16, элемент 14 на суммирующий вход счетчика 18, имитиру перевод сообщени из обслуживающего прибора в буфер сообщени низкого приоритета. Счетчики 13 и 4 подсчитывают количество обработанных за вок низкого и высокого приоритетов соответственно, а счетчики 19 и 27 подсчитывают количество потер нных за вок соответственно низкого и высокого приоритетов. Счетчики 36 и 43 подсчитывают количество соответственно обработанных и не обработанных за вок высокого приоритета прибором II.
В процессе моделировани на основе рассматриваемых характеристик:
т, П2 - количество обработанных за вок низкого и высокого приоритетов I прибора соответственно;
mi, гп2- количество потер нных за вок низкого и высокого приоритетов I прибора
соответственно;
К, количество обработанных и необработанных за вок высокого приоритета II прибора соответственно;
Т - врем процесса моделировани ,
можно получить следующие показатели СМО:
а) -ф- ; fn ; /гз
Л
к + к
т - г - т
с где,«1 1(«2 ,/43 интенсивности обслуживани за вок низкого и высокого приоритетов I прибора и за вок высокого приоритета II прибора соответственно;
12 .„. К
0 б) Pl- TTh
Р2.
;Рз
л
П2 + 12 К + К
Claims (1)
- где Pi, Ра, Рз - веро тности потерь за вок низкого и высокого приоритетов I прибора и за вок высокого приоритета II прибора соответственно. 5 Формула изобретениУстройство дл моделировани систем массового обслуживани по авт, св. № 1 387009, о т л и ч а ю щ е е с тем, что, с целью расширени функциональных возможностей устройства за счет учета различной длительности обслуживани двух приборов, обрабатывающих за вки высокого приоритета, в него введены третий блок задержки, второй реверсивный счетчик очереди за вок высокого приоритета , таймер, п тый и шестой счетчики, шестой элемент запрета, седьмой и восьмой элементы ИЛИ, дев тый и дес тый элементы И, инверсный выход третьего триггера подключен к первому входу дев того элемента И, выход третьего элемента ИЛИ соединен с первым входом седьмого элемента ИЛИ, выход третьего элемента И подключен к первому входу дес того элемента И и информационному входу шестого элемента за- прета, выход которого подключен к05суммирующему входу второго реверсивного счетчика очереди за вок высокого приоритета , выход которого соединен с вторым входом дев того элемента И, выход которого подключен к второму входу седьмого элемента ИЛИ, выход которого через третий блок задержки соединен с суммирующим входом п того счетчика и первым входом восьмого элемента ИЛИ, второй вход которого соединен с выходом таймера, а выход подключен к вычитающему входу второго реверсивного счетчика очереди за вок высокого приоритета, выход которого соединен с управл ющим входом шестого элемента запрета и вторым входом дес того элемента И, выход которого подключен к суммирующему входу шестого счетчика.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894752726A SU1741145A2 (ru) | 1989-10-23 | 1989-10-23 | Устройство дл моделировани систем массового обслуживани |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894752726A SU1741145A2 (ru) | 1989-10-23 | 1989-10-23 | Устройство дл моделировани систем массового обслуживани |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1387009A Addition SU346808A1 (ru) | Устройство для декодирования |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1741145A2 true SU1741145A2 (ru) | 1992-06-15 |
Family
ID=21476331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU894752726A SU1741145A2 (ru) | 1989-10-23 | 1989-10-23 | Устройство дл моделировани систем массового обслуживани |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1741145A2 (ru) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6604237B1 (en) | 1999-12-14 | 2003-08-05 | International Business Machines Corporation | Apparatus for journaling during software deployment and method therefor |
| US6615274B1 (en) | 1999-12-09 | 2003-09-02 | International Business Machines Corporation | Computer network control systems and methods |
| US6704782B1 (en) | 1999-12-09 | 2004-03-09 | International Business Machines Corporation | System and methods for real time progress monitoring in a computer network |
| US6912586B1 (en) * | 1999-11-12 | 2005-06-28 | International Business Machines Corporation | Apparatus for journaling during software deployment and method therefor |
| US7191208B1 (en) | 1999-12-14 | 2007-03-13 | International Business Machines Corporation | Methods of selectively distributing data in a computer network and systems using the same |
-
1989
- 1989-10-23 SU SU894752726A patent/SU1741145A2/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1387009,кл.G 06 F15/20,1986. * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912586B1 (en) * | 1999-11-12 | 2005-06-28 | International Business Machines Corporation | Apparatus for journaling during software deployment and method therefor |
| US6615274B1 (en) | 1999-12-09 | 2003-09-02 | International Business Machines Corporation | Computer network control systems and methods |
| US6704782B1 (en) | 1999-12-09 | 2004-03-09 | International Business Machines Corporation | System and methods for real time progress monitoring in a computer network |
| US6604237B1 (en) | 1999-12-14 | 2003-08-05 | International Business Machines Corporation | Apparatus for journaling during software deployment and method therefor |
| US7191208B1 (en) | 1999-12-14 | 2007-03-13 | International Business Machines Corporation | Methods of selectively distributing data in a computer network and systems using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1741145A2 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1387009A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| RU2465647C1 (ru) | Устройство для моделирования систем массового обслуживания | |
| SU1206796A1 (ru) | Устройство дл моделировани процесса обслуживани за вок с различными приоритетами | |
| SU1612309A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| RU133633U1 (ru) | Устройство для моделирования систем массового обслуживания | |
| RU2041495C1 (ru) | Устройство для решения задачи анализа работы систем массового обслуживания | |
| SU1612311A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| RU2447496C1 (ru) | Устройство для моделирования систем массового обслуживания | |
| SU1716535A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1410052A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU736110A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU404092A1 (ru) | Стохастическая модель | |
| SU1185348A1 (ru) | Устройство для моделирования деятельности человека-оператора | |
| SU1111172A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1309035A1 (ru) | Устройство дл моделировани процесса обслуживани за вок | |
| RU2024929C1 (ru) | Устройство для моделирования систем массового обслуживания | |
| SU1305701A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1661785A1 (ru) | Устройство дл моделировани системы массового обслуживани | |
| SU1683029A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1267430A1 (ru) | Устройство дл моделировани систем "человек-машина | |
| SU1667098A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1485268A1 (ru) | Устройство для/ моделирования вычислительных систем | |
| SU1387008A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
| SU1417000A2 (ru) | Устройство переменного приоритета |