SU1734165A1 - Устройство дл резервированного питани - Google Patents

Abstract

Сущность изобретени : устройство содержит источник питани , подключенный через электронные ключи к входам первого и второго стабилизаторов напр жени . Выход первого стабилизатора напр жени  подключен к входу первой схемы сравнени  напр жени  и к входу электронного ключа, включенного между выходом первого стабилизатора и цепью нагрузки, а выход второго стабилизатора напр жени  соединен с входом второй схемы сравнени  напр жени  и с входом четвертого электронного ключа, выход которого подключен к цепи нагрузки. Новым в устройстве  вл етс  блок управлени  включением, первый и второй входы которого соединены соответственно с выходами первой и второй схем сравнени  напр жени , а третий вход соединен с выходом источника питани . Выходы блока управл ют работой электронных ключей. Повышение надежности достигаетс  путем упор дочивани  расхода ресурса стабилизаторов и изменени  последовательности аварийного отключени  функциональных узлов устройства с блокировкой повторного включени  аварийного стабилизатора. 3 ил Ё

Description

Изобретение относитс  к электротехнике , а именно к устройствам аварийного или резервного электроснабжени .

Известно устройство, содержащее источник питани , подключенный к входу двух стабилизаторов напр жени , выход первого из которых подключен к входу первой схемы сравнени  напр жени , выход второго стабилизатора подключен к входу второй схемы сравнени  напр жени . Выход первой схемы сравнени  напр жени  управл ет первым ключом, отключающим цепь нагрузки от выхода первого стабилизатора напр жени  при отказах его компонентов и подключающим ее к выходу второго стабилизатора напр жени . Выход второй схемы сравнени  напр жени  управл ет вторым ключом, отключающим цепь нагрузки от выхода второго стабилизатора напр жени  при отказах его компонентов.

Однако в известном устройстве оба резервированных источника питани  посто нно подключены к первичному источнику питани  и вырабатывают свой ресурс, что  вл етс  недостатком данного устройства.

Наиболее близким по технической сущности к предлагаемому устройству  вл етс  выбранное в качестве прототипа устройство дл  резервированного питани , содержащее источник питани  и две параллельные цепи, кажда  из которых состоит из первого электронного ключа, включенного между источником питани  и входом стабилизатора напр жени , выход которого подключен через схему сравнени  напр жени  к управл ющему входу второго электронного ключа , включенного между выходом

Х|

00

ел

стабилизатора и нагрузкой, Второй выход схемы сравнени  напр жени  соединен с первым управл ющим входом первого элек- тронного ключа. Второй управл ющий вход первого электронного ключа соединен с первым выходом схемы сравнени  напр жени  параллельной цепи. Напр жение питани  от источника питани  через первые электронные ключи поступает на оба стабилизатора напр жени . Как только напр жение на выходе стабилизатора одной из двух параллельных цепей достигает требуемого уровн , схема сравнени  напр жени  этой цепи выдает сигнал на управл ющий вход второго электронного ключа, который подключает цепь нагрузки к выходу стабилизатора , одновременно сигнал с выхода схемы сравнени  напр жени  поступает на второй управл ющий вход первого электронного ключа другой параллельной цепи и размыкает его, отключа  стабилизатор этой цепи от первичного источника. Таким образом, питание нагрузки осуществл етс  от одного стабилизатора, другой при этом обесточен.

Однако это устройство характеризуетс  невысокой надежностью, вызванной следующими недостатками.

Вследствие неиндентичности параметров элементов стабилизаторов и схем срав- нени напр жени возможно

преимущественное включение одного из двух стабилизаторов. Таким образом, ресурс стабилизаторов вырабатываетс  неравномерно . Другой недостаток заключаетс  в том, что в случае уменьшени  напр жени  на выходе стабилизатора ниже установленной нормы не происходит немедленного отключени  аварийного стабилизатора , а при возрастании напр жени  на выходе стабилизатора выше максимально допустимого значени  не происходит немедленного отключени  цепи нагрузки от выхода отказавшего стабилизатора. Таким образом, данное устройство невозможно использовать дл  питани  нагрузки, чувствительной к повышению питающего напр жени , что сужает область его применени . К недостаткам устройства следует отнести и отсутствие блокировки от повторного включени  аварийного стабилизатора.

Целью изобретени   вл етс  повышение надежности в работе устройства дл  резервированного питани .

Указанна  цель достигаетс  тем, что в устройство дл  резервированного питани , содержащее основной источник питани , подключенный через первый и второй электронные ключи соответственно к входу первого и второго стабилизатора напр жени , выход первого стабилизатора напр жени 

подключен к входу первого элемента сравнени  напр жени  и к входу третьего электронного ключа, выход которого подключен к цепи нагрузки, а выход второго стабилизатора напр жени  соединен с входом второго элемента сравнени  напр жени  и с входом четвертого электронного ключа, выход которого подключен к клеммам дл  подключени  нагрузки, введен блок управлени 

0 включением, состо щий из первого и второго логических элементов И, входы которых соединены соответственно с выходами первого и второго элементов сравнени  напр жени , а выходы - соответственно с

5 управл ющими входами третьего и четвертого электронных ключей и первыми входами первого и второго логических элементов ИЛИ, другие входы которых объединены и соединены с выходами реле времени. Вход

0 реле времени соединен с выходом третьего логического элемента И, с четырьм  входами , первый и второй входы которого соединены соответственно с инверсными выходами первого и второго одновибрато5 ров, третий вход третьего элемента И соеди- нен с выходами двухпорогового компаратора, а четвертый вход- с выходом элемента установки исходного состо ни . Входы одновибраторов соединены с инвер0 сными выходами первого и второго RS-триг- геров соответственно, S-входы которых соединены соответственно с выходами первого и второго логических элементов ИЛИ, а R-входы, также как и R-вход третьего RS5 триггера, соединены с выходом элемента установки исходного состо ни .

Первый вход компаратора соединен с выходом вспомогательного третьего стабилизатора напр жени  и с анодом первого

0 диода. Вход вспомогательного стабилизатора напр жени  соединен с выходом источника питани , второй вход компаратора соединен с источником опорного напр жени , катод первого диода соединен с выхо5 дом элемента установки исходного состо ни , с первой шиной питани  всех логических элементов блока и с катодом второго диода, анод которого соединен через выключатель с положительным полюсом

0 вспомогательного источника питани .

Отрицательный полюс вспомогательного источника соединен с второй шиной питани  элементов блока, первые входы четвертого и п того логических элементов И

5 соединены с выходом компаратора, а вторые входы этих элементов И соединены с инверсными выходами первого и второго RS-триггеров соответственно, а также с первым и вторым входами шестого логического элемента И, выход которого соединен с Sвходом третьего RS-триггера, пр мой выход которого соединен с первыми входами третьего и четвертого логических элементов ИЛИ, вторые входы которых соединены соответственно с пр мым и инверсным выходами D-триггера, D-вход которого соединен с его же инверсным выходом, а С-вход через логический элемент НЕ св зан с выходом компаратора. Выход третьего логического элемента ИЛИ соединен с первым входом седьмого логического элемента И, второй вход которого соединен с выходом четвертого логического элемента И, а выход - с управл ющим входо  первого электронного ключа. Выход четвертого логического элемента ИЛИ соединен с первым входом восьмого логического элемента И, второй вход которого соединен с выходом п того логического элемента И, а выход - с управл ющим входом третьего электронного ключа , при этом электронные ключи выполнены замыкающими.

На фиг.1 представлена блок-схема устройства дл  резервированшго питани ; на фиг.2 и 3 - пример выполнетта  блока управлени  включением,

Устройство дл  резервированного питани  (фиг.1) содержит источник 1 питани , первый и третий замыкающие электронные ключи 2 и 3, стабилизаторы 4 и 5 напр жени , схемы 6 и 7 сравнени  напр жени , второй и четвертый замыкающие электронные ключи 8 и 9, блок 10 управлени  включением .

Замыкающий электронный ключ 2 включен между источником 1 питани  и входом стабилизатора 4, а замыкающий электронный ключ 3 между источником 1 питани  и входом стабилизатора 5 напр жени . Выход стабилизатора 4 подключен к входу схемы 6 сравнени  напр жени  и к входу замыкающего электронного ключа 8, выход которого подключен к цепи нагрузки, а выход стабилизатора 5 подключен к входу схемы 7 сравнени  напр жени  и к входу замыкающего электронного ключа 9, выход которого подключен к цепи нагрузки.

Блок 10 управлени  включением может быть выполнен, например, как это показано на фиг.2 и 3.

Блок 10 управлени  включением содержит элемент 11 установки исходного состо ни , соединенный с R-входами первого, второго и третьего RS-триггеров 12-14. Входы первого и второго логических элементов И 15 и 16 соединены с выходами схем 6 и 7 сравнени  напр жени  устройства (фиг.1). Выходы логических элементов И 15 и 16 соединены с управл ющими входами электронных ключей 8 и 9 (фиг.1), а также с входами логических элементов ИЛИ 17 и 18, другие входы которых соединен с выходом реле 19 времени.

Вход реле 19 времени соединен с выходом логического элемента И 20, два входа которого соединены соответственно с выходами одновибраторов 21 и 22, третий вход соединен с выходом компаратора 23, а четвертый вход - с выходом элемента 11 уста0 новки исходного состо ни , Входы одновибраторов 21 и 22 соединены соответственно с инверсными выходами RS-триггеров 12 и 13, S-входы которых соединены с выходами логических элементов ИЛИ 17 и

5 18 соответственно, а R-входы, также как и R-вход RS-триггера 14 соединены с выходом элемента 11 установки исходного состо ни .

Первый вход компаратора 23 соединен

0 с выход вспомогательного стабилизатора 24 напр жени  и с анодом диода 25. Вход вспомогательного стабилизатора 24 напр жени  соединен с выходом источника 1 питани  (фиг.1). Второй вход компаратора 23 соеди5 нен с источником опорного напр жени .

Катод диода 25 соединен с входом элемента 11 установки исходного состо ни , с первой шиной 26 питани  всех логических элементов блока и с катодом диода 27, анод

0 которого соединен с первым контактом выключател  28, второй контакт которого соединен с положительным полюсом вспомогательного источника 29 питани . Отрицательный полюс вспомогательного

5 источника 29 соединен с второй шиной 30 питани  элементов блока.

Первые входы логических элементов И 31 и 32 соединены с выходом компаратора 23, а вторые входы соединены соответствен0 но с инверсными выходами RS-триггеров 12 и 13, а также с первым и вторым входами логического элемента И 33, выход которого соединен с S-входом RS-триггера 14. Пр мой выход RS-триггера 14 соединен с вторы5 ми входами логических элементов ИЛИ 34 и 35, первые входы которых соединены соответственно с пр мым и инверсным выходами D-триггера 36 D-вход которого соединен с его же инверсным выходом, а С-вход - с

0 выходом логического элемента НЕ 37, вход которого соединен с выходом компаратора 23.

Выход логического элемента ИЛИ 34 соединен с первым входом логического эле5 мента И 38, второй вход которого соединен с выходом логического элемента И 31, а выход - с управл ющим входом замыкающего электронного ключа 2 (фиг.1). Выход логического элемента ИЛИ 35 соединен с первым входом логического элемента И 39, второй

вход которого соединен с выходом логического элемента И 32, а выход - с управл ющим входом замыкающего электронного ключа 3 (фиг.1).

Устройство работает следующим обра- зом.

При включении питани  блока 10 выключателем 28 через разв зывающий диод 27 осуществл етс  питание элементов блока 10 управлени  включением, а также на- пр жение питани  подаетс  на вход элемента 11 установки исходного состо ни , на выходе которого формируетс  импульс , поступающий на R-входы триггеров 12-14. Последние устанавливаютс  в нуле- вое состо ние.

При подаче напр жени  от источника 1 питани  на вход блока 10 на выходе вспомогательного стабилизатора 24 по вл етс  напр жение , которое через разв зывающий диод 25 поступает дл  питани  элементов блока 10, при этом диод 27 закрываетс , и потребление тока от вспомогательного источника 29 прекращаетс . При достижении этим напр жением величины, равной вели- чине опорного напр жени , на выходе компаратора 23 формируетс  логическа  1, поступающа  на входы логических элементов И 20, 31, 32, элемента НЕ 37. На вторые входы элементов 31 и 32 поступают логиче- ские 1 с инверсных выходов триггеров 12 и 13. Логический О, поступающий на С- вход триггера 36 с выхода элемента НЕ 37 не измен ет предыдущего состо ни  этого триггера. На пр мом выходе триггера 36 может быть логический О или 1, например логическа  1, котора  поступает на первый вход логического элемента ИЛИ 34, на второй вход которого поступает логический О с триггера 14.

С выхода логического элемента ИЛИ 34 логическа  1 поступает на первый вход логического элемента И 38. На второй вход логического элемента И 38 поступает логическа  1 с выхода логического элемента И 31. Следовательно, на выходе логического элемента И 38 формируетс  сигнал логической 1, который подаетс  на управл ющий вход замыкающего ключа 2. Ключ 2 замыкаетс , подключа  источник питани  к входу стабилизатора 4 (фиг.1), С инверсного выхода триггера 36 логический О подаетс  на первый вход логического элемента ИЛИ 35. На второй вход логического элемента ИЛИ 35 подаетс  логическа  1 с выхода тригге- ра 14, на S-вход которого поступает логическа  1 с выхода логического элемента И 33, не измен юща  предыдущего состо ни  триггера. С выхода логического элемента ИЛИ 35 логический О поступает на первый

вход логического элемента И 39, на второй вход которого поступает логическа  1 с выхода логического элемента И 32.

На выходе логического элемента И 39 формируетс  логический О, не измен ющий разомкнутое состо ние замыкающего электронного ключа 3, на управл ющий вход которого он поступает. Сигнал логического О от элемента 11 поступает также через логический элемент И 20 на вход реле 19 времени. На его выходе в течение заданного времени формируетс  логическа  1, котора  поступает на входы логических элементов ИЛИ 17 и 18.

Таким образом, сигналы с выходов логических элементов И 15 и 16 не смогут поступить на S-входы триггеров 12 и 13. Через заданный временный интервал реле 19 времени выдает логический О на входы логических элементов ИЛИ 17 и 18. Этот интервал необходим дл  вхождени  выходного напр жени  стабилизатора в поле допуска при включении. Логический О на входе логического элемента ИЛИ 17 разрешает прохождение сигнала с выхода логического элемента И 15, на вход которого поступают сигналы логической 1 с выхода схемы 6 сравнени , вырабатываемые схемой после установлени  на выходе стабилизатора 4 напр жени  требуемого уровн . Логическа  1 на выходе логического элемента И 15 подаетс  на управл ющий вход замыкающего электронного ключа 8, который замыкаетс , подключа  цепь нагрузки к выходу стабилизатора 4. При включении напр жени  питани  на входе блока 10 диод 27 открываетс , а диод 25 закрываетс  и напр жение питани  от вспомогательного источника 29 не поступает на первый вход компаратора 23. На выходе компаратора 23 формируетс  логический О, который через логические элементы И 31 и 38 подаетс  на управл ющий вход замыкающего электронного ключа 2. Последний размыкаетс , отключа  стабилизатор 4 от источника 1 питани .

Логический О с выхода компаратора 23 подаетс  также на вход логического элемента НЕ 37, на выходе которого формируетс  логическа  1, под передний фронт которой триггер 36 мен ет состо ние на противоположное. Логический О, подаваемый на вход реле 19 времени через логический элемент И 20, формирует в течение заданного времени на выходе реле 19 логическую 1, котора  блокирует прохождение логического О с выхода логического элемента И 15 при включении напр жени  питани . Питание логических элементов блока 10 управлени  включением при выключении

питани  осуществл етс  от вспомогательного источника 29 дл  хранени  информации о предыдущем включении. При следующем включении питани  на вход блока 10 логическа  1 с выхода логического элемента 1/131, поступающа  на второй вход логического элемента И 38 блокируетс  логическим О, который поступает с пр мого выхода триггера 36 через логический элемент ИЛИ 34 на первый вход логического элемента И 38. На выходе логического элемента И 38 формируетс  логический О, не измен ющий разомкнутое состо ние замыкающего электронного ключа 2, на управл ющий вход которого он поступает. С инверсного выхода триггера 36 логическа  1 поступает на первый вход логического элемента И 39 через логический элемент ИЛИ 35. На второй вход логического элемента И 39 поступает логическа  1 с выхода логического элемента И 32. Следовательно, на выходе логического элемента И 39 формируетс  сигнал логической 1, который подаетс  на управл ющий вход замыкающего ключа 3. Последний замыкаетс , подключа  источник питани  к входу стабилизатора 5.

Таким образом, до тех пор, пока нет аварийного состо ни  стабилизаторов, блок 10 управлени  включением осуществл ет чередующеес  включение стабилизаторов .

При аварии работающего стабилизатора напр жени , например, стабилизатора 4, напр жение на его выходе падает ниже минимально допустимого значени  или возрастает выше максимально допустимого значени . На выходе схемы 6 сравнени  напр жени  вырабатываетс  сигнал аварии (логический О), который поступает на один из входов логического элемента И 15. С выхода логического элемента И 15 логический О поступает на управл ющий вход замыкающего ключа 8. Последний размыкаетс , от- ключа  цепь нагрузки от выхода отказавшего стабилизатора 4. Одновременно сигнал с выхода логического элемента И 15 поступает на S-вход триггера 12.

На инверсном выходе триггера 12 формируетс  логический О, который через логические элементы И 31 и 38 поступает на управл ющий вход замыкающего электронного ключа 2. Ключ 2 размыкаетс , отключа  отказавший стабилизатор 4 от источника 1 питани .

Логический О с инверсного выхода триггера 12 поступает также на S-вход триггера 14 через логический элемент И 33. На пр мом выходе триггера 14 формируетс  логическа  1, котора  через логический элемент ИЛИ 35 поступает на один вход логического элемента И 39, на другом входе которого уже имеетс  логическа  1, сформированна  логическим элементом И

32, на входы которого подаютс  логическа  1 с выхода компаратора 23 и логическа  1 с выхода триггера 13. Следовательно, на выходе логического элемента И 39 формируетс  логическа  1, котора  поступает на

управл ющий вход замыкающего электронного ключа 3. Последний замыкаетс , подключа  источник 1 питани  к входу резервного стабилизатора 5. Логический О с инверсного выхода триггера 12 поступает также на вход одновибратора 21, на выходе которого формируетс  импульсный сигнал логического О, который подаетс  на вход реле 19 времени через логический элемент И 20. Тем самым осуществл етс  блокировка сигналов, формируемых схемой сравнени  7, поступающих на вход логического элемента И 16 при переключении с аварийного стабилизатора на резервный. В момент, когда напр жение на выходе

стабилизатора 5 входит в допустимые пределы , с выхода схемы 7 сравнени  напр жени  на входы логического элемента И 16 поступают сигналы логической 1. С выхода логического элемента И 16 логическа  1

поступает на управл ющий вход замыкающего электронного ключа 9, который замыкаетс , подключа  цепь нагрузки к выходу стабилизатора 5 напр жени .

После замены аварийного стабилизатора или ликвидации в нем неисправности оператор с помощью элемента 11 устанавливает триггеры 12-14 в исходное состо ние .

Если замена не произведена, то триггер

12 хранит информацию об аварии, Логический О с инверсного выхода триггера 12 поступает на вход логического элемента И 38 через логический элемент И 31, тем самым блокиру  прохождение логической 1

с выхода логического элемента ИЛИ 34. При очередной подаче напр жени  питани  на вход блока 10 логическа  1 с выхода компаратора 23 поступает на вход логического элемента И 31, проходит на первый вход

логического элемента И 39, на второй вход которого поступает логическа  1 с выхода триггера 14 через логический элемента ИЛ И 35. Следовательно, с выхода логического элемента И 39 логическа  1 поступает на

управл ющий вход ключа 3, который замыкаетс , подключа  источник 1 питани  к входу исправного стабилизатора. Включение аварийного стабилизатора при этом не происходит

Функциональные элементы блока 10 управлени  включением, за исключением вспомогательного стабилизатора 24 (142ЕН1 А) и компаратора 23 (521 САЗ), могут быть реализованы на микросхемах различных серий, например на микросхемах 155 серии.

Применение устройства дл  резервированного питани  позвол ет осуществл ть чередующеес  включение стабилизаторов напр жени , способствующее равномерному расходованию ресурса каждого стабилизатора , что увеличивает надежность резервировани  и ресурс устройства. Также исключаетс  случай повторного включени  вышедшего из стро  стабилизатора, при котором возможно развитие аварийной ситуации , сопровождающейс  зависимыми отказами элементов. Кроме того, за счет изменени  последовательности отключени  аварийных узлов обеспечиваетс  немедленное отключение нагрузки от стабилизатора при возрастании напр жени  на выходе стабилизатора выше максимально допустимого значени  и немедленное отключение аварийного стабилизатора от источника питани  в случае уменьшени  напр жени  на выходе стабилизатора ниже установленной нормы,

Claims (1)

1. Формула изобретени  Устройство дл  резервированного питани , содержащее основной источник питани , подключенный через первый и второй электронные ключи соответственно к входу первого и второго стабилизатора напр жени , выход первого стабилизатора напр жени  подключен к входу первого элемента сравнени  напр жени  и к входу третьего электронного ключа, выход которого подключен к цепи нагрузки, а выход второго стабилизатора напр жени  соединен с входом второго элемента сравнени  напр жени  и с входом четвертого электронного ключа, выход которого подключен к клеммам дл  подключени  нагрузки, отличающеес  тем, что, с целью повышени  надежности работы устройства, в него введен блок управлени  включением, состо щий из первого и второго логических элементов И, входы которых соединены соответственно с выходами первого и второго элементов сравнени  напр жени , а выходы - соответственно с управл ющими входами третьего и четвертого электронных ключей и с первыми входами первого и второго логических элементов ИЛИ, другие входы которых объединены и соединены с выходами реле времени, вход реле времени соединен с входом третьего логического

   элемента И с четырьм  входами, первый и второй входы которого соединены соответственно с инверсными выходами первого и ,, второго одновибраторов, третий вход третьего элемента И соединен с выходами двух- j порогового компаратора, а четвертый вход - с выходом элемента установки исходного состо ни , входы одновибраторов соединены с инверсными выходами первого и вто0 рого RS-триггеров соответственно, S-входы которых соединены соответственно с выходами первого и второго логических элементов ИЛИ, а R-входы, также как и R-вход третьего RS-триггера, соединены с выходом

   5 элемента установки исходного состо ни , первый вход компаратора соединен с выходом вспомогательного третьего стабилизатора напр жени  и с анодом первого диода, вход вспомогательного стабилизатора на0 пр жени  соединен с выходом источника питани , второй вход компаратора соединен с источником опорного напр жени , катод первого диода соединен с входом элемента установки исходного состо ни , с

   5 первой шиной питани  всех логических элементов блока и с катодом второго диода, анод которого соединен через выключатель с положительным полюсом вспомогательного источника питани , отрицательный по0 люс вспомогательного источника соединен с второй шиной питани  элементов блока, первые входы четвертого и п того логических элементов И соединены с выходом компаратора , а вторые входы этих элементов И

   5 соединены с инверсными выходами первого и второго RS-триггеров соответственно, а также с первым и вторым входами шестого логического элемента И, выход которого соединен с S-входом третьего RS-триггера,

   0 пр мой выход которого соединен с первыми входами третьего и четвертого логических элементов ИЛИ, вторые входы которых соединены соответственно с пр мым и инверсным выходами D-триггера, D-вход которого

   5 соединен с его же инверсным выходом, а С-вход - через логический элемент НЕ св зан с выходом компаратора, выход третьего логического элемента ИЛИ соединен с первым входом седьмого логического элемента

   0 И, второй вход которого соединен с выходом четвертого логического элемента И, а выход - с управл ющим входом первого электронного ключа, выход четвертого логического элемента ИЛИ соединен с первым

   5 входом восьмого логического элемента И, второй вход которого соединен с выходом п того логического элемента И, а выход - с управл ющим входом третьего электронного ключа, и при этом электронные ключи выполнены замыкающими.

   к нагрузке

   te. /