SU1734123A1

SU1734123A1 - Аналоговое запоминающее устройство

Info

Publication number: SU1734123A1
Application number: SU904777437A
Authority: SU
Inventors: Владимир Викторович Тараканов; Анатолий Дмитриевич Паламарчук
Original assignee: Рязанское конструкторское бюро "Глобус"
Priority date: 1990-01-02
Filing date: 1990-01-02
Publication date: 1992-05-15

Abstract

Изобретение относитс к вычислительной , контрольно-измерительной технике и предназначено дл аналого-цифровых преобразователей , систем сбора данных и устройств аналоговой обработки сигналов. Целью изобретени вл етс повышение точности запоминани . Цель достигаетс за счет введени четвертого пассивного элемента на переменном резисторе 12, второго операционного усилител 6. Резистивный делитель 11 и 12 компенсирует сигнал про- лезани , что позвол ет повысить точностные параметры схемы АЗУ. 2 ил.

Description

Ё

VJ

GJ

ю со

Изобретение относитс к вычислительной , контрольно-измерительной технике и предназначено дл аналого-цифровых преобразователей , систем сбора данных и устройств аналоговой обработки сигналов.

Известно аналоговое запоминающее устройство, содержащее инвертирующий и неинвертирующий усилители, к входам которых через ключи и пассивные элементы подключены накопительные конденсаторы, сигналы с которых через буферные усилители поступают на дифференциальный усилитель .

Введение в известную схему неинвертирующего усилител и двух буферных усилителей обеспечивает повышение тока перезар да и исключает дополнительную погрешность, возникающую при уменьшении длительности сигнала выборки, т.е. приводит к некоторому повышению быстродействи .

Недостатком этого устройства вл етс его низкое быстродейстие, ограниченное быстродействием инвертирующего, неинвертирующего усилителей и пассивных элементов .

Известно аналоговое запоминающее устройство, содержащее два канала, каждый из которых состоит из операционного усилител с конденсатором между входом и выходом (интегратор), резистора, подключенного между выходом операционного усилител и входом ключа, выход которого соединен с входом операционного усилител ; резистора, который в одном канале включен между входом устройства и входом ключа, в другом канеле - между шиной нулевого потенциала и входом ключа; суммирующий усилитель, входы которого соединены с выходами операционных усилителей (интеграторов) через пассивные элементы. Введение в рассматриваемую схему операционного усилител с накопительным конденсатором и резистором обратной св зи позвол ет уменьшить токи утечки, а при равенстве входных токов по инвертирующим входам можно добитьс полного отсутстви напр жени смещени запоминающего напр жени , что позвол ет повысить точность аналогового запоминающего устройства.

Недостатком данного устройства вл етс низкое быстродействие, вызванное наличием пассивных элементов (резисторов) на входах, низка технологичность, вызванна сложность выравнивани входных токов операционных усилителей (особенно при изменении условий эксплуатации) с целью достижени заданной точности.

Наиболее близким к предлагаемому вл етс аналоговое запоминающее устройство , содержащее два управл ющих ключа, сумматор, первый и второй накопительные

элементы (конденсаторы), первые обкладки которых соединены с шиной нулевого потенциала , вторые обкладки - с выходами управл ющих ключей, входы которых объединены и вл ютс входом устройства; вто0 ра обкладка первого конденсатора также соединена с одним из входов сумматора, выход которого вл етс выходом устройства; втора обкладка второго конденсатора через повторитель напр жени соединена с вторым входом сумматора. Такое устройст5 во обладает необходимым быстродействием , высокой точностью запоминани входного сигнала при длительном времени сохранени входной информации на выходе .

Недостатком известного устройства в0 л етс низка технологичность, вызванна повышенными требовани ми к соотношению величин конденсаторов, которое определ ет коэффициент передачи устройства, компенсацию сигнала управлени ключами,

5 что приводит к снижению точности запоминани входного сигнала.

Целью изобретени вл етс повышение точности запоминани .

Поставленна цель достигаетс тем, что

0 в аналоговое запоминающее устройство, содержащее два ключевых элемента, два накопительных элемента на конденсаторах, первый операционный усилитель, сумматор , который выполнен на операционном

5 усилителе и трех пассивных элементах на резисторах, первые выводы резисторов первого и второго пассивных элементов объединены и подключены к инвертирующему входу операционного усилител сум0 матора, выход которого объединен с вторым выводом резистора второго пассивного элемента и вл етс информационным выходом устройства, второй вывод резистора первого пассивного элемента вл етс пер5 вым входом сумматора, первый вывод резистора третьего пассивного элемента подключен к неинвертируемому входу операционного усилител сумматора, информационный вход первого ключевого элемента

0 вл етс информационным входом устройств , а его информационный выход подключен к первому выводу конденсатора первого накопительного элемента и неинвертирующему входу первого операционно5 го усилител , инвертирующий вход которого объединен с его выходом и подключен к первому входу сумматора, управл ющие входы первого и второго ключевых элементов объединены и вл ютс входом задани режима устройства, информационный выход второго ключевого элемента подключен к первому выводу конденсатора второго накопительного элемента, вторые выводы конденсаторов первого и второго накопительных элементов подключены к шине нулевого потенциала устройства, в него введены четвертый пассивный элемент на переменном резисторе, второй операционный усилитель, неинвертирующий вход которого подключен к первому выводу конденсатора второго накопительного элемента , а инвертирующий вход объединен с его выходом, подключен к второму входу сумматора и вл етс первым выводом переменного резистора четвертого пассивного элемента, второй вывод которого подключен к первому выводу резистора третьего пассивного элемента, информационный вход второго ключевого элемента и второй вывод резистора третьего пассивного элемента подключены к шине нулевого потенциала устройства.

Предлагаемое включение элементов аналогового запоминающего устройства приводит к сн тию жестких требований к величине соотношени накопительных конденсаторов по отношению к прототипу, повышает технологичность, так как величина пролезани управл ющего сигнала легко устран етс изменением соотношени ре- зистивного делител на входе сумматора, а значит, повышаетс точность преобразовани входного сигнала.

На фиг. 1 изображена функциональна схема предлагаемого устройства; на фиг. 2 - его принципиальна схема.

Устройство содержит первый 1 и второй 2 ключевые элементы, первый 3 и второй 4 накопительное элементы на конденсаторах , первый 5 и второй 6 операционные усилители (повторители напр жени ), сумматор 7, выполненный на операционном усилителе 8, трех пассивных элементов на резисторах 9-11, четвертый пассивный элемент на переменном резисторе 12.

Информационный вход второго ключевого элемента соединен с шиной нулевого потенциала, выход - с первой обкладкой второго накопительного элемента (конденсатора ) и входом второго операционного усилител , выход которого соединен через пассивный резистивный делитель с переменным коэффициентом передачи (резисторы 11 и 12) с вторым входом операционного усилител сумматора, вход первого ключевого элемента соединен с информационным входом, выход - с входом первого операционного усилител и первой обкладкой первого накопительного элемента (конденсатора ), выход первого операционного усилител соединен с первым входом сумматора.

Устройство работает следующим образом .

В режиме записи ключевые элементы 1 и 2 замкнуты. Накопительный элемент 3 зар жаетс до амплитуды входного сигнала. Через операционный усилитель 5 сигнал с накопительного элемента 3 поступает на первый вход сумматора 7.

Через второй операционный усилитель 6 и пассивный резистивный делитель 11 и 12 с переменным коэффициентом передачи нулевой сигнал с накопительного элемента 4 поступает на второй вход сумматора (операционный усилитель 8).

Входной импеданс устройства в режиме записи определ етс только величиной открытого ключевого элемента 1, величиной накопительного элемента 3 и входным импедансом операционного усилител 5.

При равенстве резисторов 9 и 10 напр жение на выходе устройства

I Увых I UBX.

При переходе устройства в режим хранени ключевые элементы 1 и 2 размыкаютс по сигналу управлени и на накопительных элементах 3 и 4 по вл етс сигнал пролезани от сигнала управлени

через паразитные емкости ключевых элементов . При равенстве пассивных элементов 9 - 12 и равенстве сигналов пролезани на накопительных элементах 3 и 4 сигнал пролезани скомпенсируетс

на операционном усилителе 8. На выходе устройства установитс сигнал Швых l-Uex.

В случае разной величины сигнала пролезани на накопительных элементах 3 и 4

(из-за разброса проходных емкостей ключевых элементов, технологических разбросов накопительных конденсаторов и т.д.) необходимое соотношение сигналов легко обес- печиваетс изменением отношени

разистивного делител 11 и 12 на входе операционного усилител 8.

Таким образом, предлагаемое аналоговое запоминающее устройство более технологично , так как не требуетс выбирать

номиналы накопительных элементов с целью поддержани точного соотношени их величины 1:2.

Сигнал пролезани легко компенсиру- етс резистивным делителем на входе сумматора , что позвол ет повысить точностные параметры схемы АЗУ.

Повышение входного импеданса устройства позвол ет снизить требовани к нагрузочной способности источника входного сигнала, снизить его энергоемкость.

Пример конкретного выполнени предлагаемого устройства приведен на фиг. 2. По приведенной схеме выполнено АЗУ в элек- тронном модуле 6П287Е (аналого-цифровой преобразователь). Достигнута точность преобразовани составила ±1%.

Claims

Формулаизобретени

Аналоговое запоминающее устройство, содержащее два ключевых элемента, два накопительных элемента на конденсаторах, первый операционный усилитель, сумматор , который выполнен на операционном усилителе и трех пассивных элементах на резисторах, первые выводы резисторов первого и второго пассивных элементов объединены и подключены к инвертрующе- му входу операционного усилител сумма- тора, выход которого объединен с вторым выводом резистора второго пассивного элемента и вл етс информационным выходом устройства, второй вывод резистора первого пассивного элемента вл етс пер- вым входом сумматора, первый вывод резистора третьего пассивного элемента подключен к неинвертирующему входу операционного усилител сумматора, информационный вход первого ключевого элемента вл етс информационным входом устройства , а его информационный выход подклю590KHSA

чен к первому выводу конденсатора первого накопительного элемента и неинвертирующему входу первого операционного усилител , инвертирующий вход которого объединен с его выходом и подключен к первому входу сумматора, управл ющие входы первого и второго ключевых элементов объединены и вл ютс входом задани режима устройства, информационный выход второго ключевого элемента подключен к первому выводу конденсатора второго на- копитального элемента, вторые выводы конденсаторов первого и второго накопитальных элементов подключены к шине нулевого потенциала устройства, отличающеес тем, что, с целью повышени точности, в него введены четвертый пассивный элемент на переменном резисторе, второй операционный усилитель, неинвертирующий вход которого подключен к первому выводу конденсатора второго накопительного элемента, а инвертирующий вход объединен с его выходом, подключен к второму входу сумматора и вл етс первым выводом переменного резистора четвертого пассивного элемента, второй вывод которого подключен к первому выводу резистора третьего пассивного элемента, информационный вход второго ключевого элемента и второй вывод резистора третьего пассивного элемента подключены к шине нулевого потенциала устройства.

Ь,1к

10к