SU1727196A1

SU1727196A1 - RS-триггер

Info

Publication number: SU1727196A1
Application number: SU904779679A
Authority: SU
Inventors: Юрий Вениаминович Чернихов
Priority date: 1990-01-08
Filing date: 1990-01-08
Publication date: 1992-04-15

Abstract

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники . Цель изобретени -увеличение помехоустойчивости по входам. RS-триггер содержит четыре тиристорных элемента ИЛИ-НЕ и четыре шины питани четырехтактных взаимно перекрывающихс импульсов напр жени трапецеидальной формы. Введение третьего и четвертого тиристорных элементов ИЛИ-НЕ и четырех шин питани четырехтактных взаимно перекрывающихс импульсов напр жени трапецеидальной формы позвол ет увеличить помехоустойчивость по входам RS-триггера, так как веро тность по влени двух импульсных помех в соседних интервалах времени, когда тиристорные элементы ИЛИ-НЕ принимают информацию, имеет величину гораздо меньшую, чем веро тность совпадени импульсной помехи и интервала времени, когда по входу устройства принимаетс информаци . 6 ил. со С

Description

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники ..

Маломощные тиристоры нашли применение в качестве активных компонентов логических элементов промышленной автоматики.

По сравнению с транзисторами тиристоры имеют р д существенных преимуществ: более широкий диапазон рабочих напр жений и токов, большой коэффициент усилени по току, свойство пам ти (тиристор после включени помнит поданный на него сигнал), вл сь ключевыми приборами , а не линейными усилител ми, менее завис т от возможного ухудшени параметров ..

Известны тиристорные логические элементы в дискретном исполнении, которые не содержат реактивных компонентов и питаютс от трехфазной сети переменного тока . Эти элементы характеризуютс следующими положительными особенност ми:

не требуют стабилизированных источников питани , элемен ты работают при колебани х напр жени питани сети в диапазоне от 0,5 до 1,2 UH и коэффициенте разветвлени по выходу -5;

х| Ю XJ

ю о

имеют идеальную устойчивость по логическому нулю, так как тиристор после включени не чувствителен к помехам, и высокую устойчивость по логической единице - 8 В;

уровень внутренних коммутационных помех имеет минимально возможную величину , так как тиристор включаетс и выключаетс в рассматриваемых элементах при IT «0(Jn«0.

RS-триггер на этих элементах реализуетс на двух тиристорных элементах ИЛИ- НЕ. В этом RS-триггере положительна обратна св зь реализована благодар тому , что выход первого логического элемента подключен к одному из входов второго логического элемента, выход которого подключен к одному из входов первого логического элемента и элементы ИЛИ-НЕ питаютс от выпр мленных двухимпульс- ных напр жений, каждое длительностью 300 эл.град., сдвинутых друг относительно друга на 120 эл.град. При этом нулевые значени напр жени питани одного элемента перекрываютс положительным напр жением на другом элементе и наоборот .

Эти элементы не содержат реактивных компонентов и поэтому пригодны дл реализации в монолитном исполнении по стан- дартной технологии бипол рных ТТЛ НС.

Однако эти элементы и соответственно RS-триггер. построенный на этих элементах , при их реализации в монолитном исполнении имеют недостаток, заключающийс в малой устойчивости к дестабилизирующим воздействи м по логической единице. Это объ сн етс уменьшением величины напр жени питани , что необходимо дл уменьшени выдел емой в элементах мощности,

Тиристорные логические элементы с питанием от 3-фазной сети переменного тока послужили основой, на которой были разработаны и освоены в серийном производстве тиристорные динамические высокопомехо- устойчивые логические интегральные схемы серии К523, имеющие высокую помехоустойчивость в обоих логических состо ни х . Питание ИС серии К523 осуществл етс от источника импульсных взаимно перекры- вающихс двух или трехтактных трапецеидальных напр жений с амплитудой Ud % 68 ±10%.

На фиг,1 приведена принципиальна схема базового элемента И С серии К523.

На фиг.1 обозначены; 1-4 - входы элемента; 5-15 - диоды; 16-25 - резисторы; 26-28 - транзисторы; 29 - тиристор; 30 - клемма дл подключени напр жени подпора Упод; 31 - клемма дл подключени импульсного трапецеидального напр жени питани ; 32 - обща точка элемента; 33- выход элемента.

В составе логического элемента ИС серии К523 имеетс узел защелки, выполненный на транзисторах 26 и 27, который обеспечивает включение элемента только в интервале времени 1-2° каждого периода его напр жени питани , что резко повышает порог срабатывани логического элемента Unop.1 до 25 В в интервале времени 2-360° его выключенного состо ни . При подаче на вход элемента сигнала управлени Uy, сдвинутого относительно напр жени питани , тиристор 29 включаетс и запоминает поданный на него сигнал до конца периода напр жени питани элемента . В этом состо нии логического элемента его порог срабатывани Unop.c 25 В, так как тиристор после включени благодар внутренней положительной обратной св зи нечувствителен к помехам по цепи управлени .

Дл повышени устойчивости интегральных тиристоров к импульсным помехам на их анодах используетс как наиболее эффективный и экономический метод подавлени эффекта

«U at

путем предварительного

зар да емкости центрального перехода тиристора от вспомогательного источника по- сто нного напр жени Ыпод, который подключаетс к неинформационному входу Подпор элемента.

При определении статических характеристик срабатывани логических ИС .различных серий наиболее достоверной вл етс их оценка по методике, учитывающей мощность дестабилизирующих воздействий и механизм проникновени этих воздействий в систему автоматики (через емкостные или индуктивные св зи, через электронное поле).

Выполненное по такой методике экспериментальное исследование ИС серии К523 показало, что максимальной устойчивостью ко всем видам дестабилизирующих воздействий в интервале времени 2-360° обладают ИС серии К523. В пор дке уменьшени устойчивости остальные серии располагаютс в следующем пор дке: К5116. К 561, К155, К176. В интервале 0-2° максимальной устойчивостью обладают ИС серии К511. В пор дке уменьшени устойчивости в этом интервале времени остальные серии располагаютс в следующем пор дке: К561, К523, К155, К176. Выполнение ИС серии К523 с использованием в качестве активных компонентов двуханодных тиристоров позвол ет иметь в этом интервале времени устойчивость к дестабилизирующим воздействи м такую же, как и у серии К511. При этом следует отметить, что потребление мощности вентил серии К523 составл ет 40% потреблени мощности вентил серии К511.

Оценка помехоустойчивости тиристор- ной логической ИС ИЛИ-НЕ приведена в работе, где на основании математической модели процеса накапливани и рассасывани зар да в тиристоре логической ИС под действием входного импульса помехи предложена методика анализа помехоустойчивости тиристорной логической ИС ИЛИ-НЕ методом статистического моделировани на ЦВМ.

Помехоустойчивость тиристорной логической ИС определена как веро тность P(t) по влени не менее одного одиночного сбо за врем т.. В качестве модели помех был прин т поток экспоненциальных им- пульсов напр жени , экспериментально наблюдаемый на стане 350 металлургического завода им.Дзержинского. Этот поток имеет следующие статистические характеристики: распределение амплитуд импульсов описываетс логнормальным законам (и Ud 8,83 В - оценка математического ожидани амплитудного значени импульса; 3,4 В -. оценка среднего квадратичного отклонени амплитудного значени импульса); распределение длительностей импульсов - законом Вейбулла ( fir 0,49 10 аС - оценка математического ожидани посто нной т. характеризующей спад экспоненциального импульса; 0,18 10 3С-оценка среднего квадратичного отклонени посто нной г); распределение по влени импульсов во времени-законом Пуассона ( ,2 имп,/С - оценка интенсивности потока импульсных экспоненциальных помех).

В соответствии с предложенной методикой поток выбросов зар да Ош, накопленного в базах тиристора в интервалах времени 292,5 - 360°, 0 - 2° каждого периода напр жени питани и превышающих критический уровень Ош.кр., сравниваетс со стационарным детерминированным пот током Хп, частота которого равна частоте питани тиристорных логических ИС, а дли- тельность каждого импульса равна длитель,- ности интервала (1-2°) напр жени питани , определ ютс области пересечени этих потоков, т.е. находитс поток совмещенных импульсов Хс (сбоев) и определ ютс его статистические характеристики . Помехоустойчивость тиристорной логической ИС ИЛИ-НЕ при этом равна:

Рсб К523 (20с) - 0,12 (переход 1 /0);

Рсб К523 (20с) 0,15 (переход 0/1). Дл сравнени отметим, что при тех же параметрах потока помех Pc6K5ii (20с) - 0,95 дл обоих переходов.

5 Прототипом предлагаемого устройства вл етс .RS-триггер, построенный на двух описанных выше тиристорных интегральных элементах ИЛИ-НЕ серии К523 (К523 ЛЕ1).

0 На фиг.2 приведена принципиальна схема триггера-прототипа.

На фиг.2 обозначены; 34 -1 S-вход триггера; 35 и 36 - тиристорные элементы ИЛИ- НЕ; 37 - инверсный выход триггера; 38 5 R-вход триггера; 39 - пр мой выход триггера .

Такой RS-триггер образуетс путем подключени выхода первого интегрального логического элемента 35, к одному из входов

0 второго интегрального логического элемента 36, выход которого подключен к одному из входов первого интегрального логического элемента. Элементы ИЛИ-НЕ питаютс от импульсных трапецеидальных напр же5 ний, каждое длительностью, например, 294,5 эл.град.. сдвинутых друг относительно друга на 120 или 240 эл.град. При этом нулевые значени напр жени питани одного элемента перекрываютс положительным

0 напр жением на другом элементе и наоборот . Например, элемент 35 питаетс импульсным трапецеидальным напр жением Ui, а элемент 36 - импульсным трапецеидальным напр жением DH, сдвинутым отно5 сительно напр жени Ui на 120 эл.град.

Помехоустойчивость RS-триггера no R . и S-входам определ етс помехоустойчивостью образующих его тиристорных интегральных логических элементов ИЛИ-НЕ

0 серии К523..

RS-триггер также отличает значительно меньша , чем у RS-триггера, реализованного на ИС серии К511, мощность потреблени . . .

5 Однако данный RS-триггер имеет недостаток: его помехоустойчивость по R- и S- входам в случае пр мого управлени .этим триггером от датчиков в системе промышленной автоматики имеет недостаточную ве0 личину.

В предлагаемое устройство дополнительно введены третий и четвертый тиристорные элементы ИЛИ-НЕ и четыре шины питани четырехтактных взаимно перекры5 вающихс импульсов Напр жени трапецеидальной формы, при этом входы питани первого, второго, третьего и четвертого элементов ИЛИ-НЕ подключены соответственно к первой, третьей, второй и четвертой шинам питани , входы Подпор третьего и

четвертого тиристорных элементов ИЛИ- НЕ подключены к шине посто нного напр жени , первый вход третьего тиристорного элемента ИЛИ-НЕ подключен к первой входной клемме, второй вход подключен к выходу второго тиристорного элемента ИЛИ-НЕ, выход третьего тиристорного элемента ИЛИ-НЕ подключен к третьему входу второго тиристорного элемента ИЛИ-НЕ и первому входу четвертого тиристорного элемента ИЛИ-НЕ, второй вход которого подключен к выходу первого тиристорного элемента ИЛИ-НЕ, третий вход подключен к второй входной клемме, а выход подключен к третьим входам первого и третьего тиристорных элементов ИЛИ-НЕ.

На фиг.З приведена принципиальна схема предлагаемого устройства.

На фиг.З обозначены: 1 - перва шина источника четырехтактных взаимно перекрывающихс импульсов напр жени трапецеидальной формы; 2 - втора шина источника четырехтактных взаимно перекрывающихс импульсов напр жени трапецеидальной формы; 3 - треть шина источника четырехтактных взаимно перекрывающихс импульсов напр жени трапецеидальной формы; 4 - четверта шина источника четырехтактных взаимно перекрывающихс импульсов напр жени трапецеидальной формы; 5 - шина источника посто нного напр жени подпора ; 6 - нулева шина; 7 -S- вход RS-триггера; 8-11 - тиристорные логические элементы; 12 - инверсный выход RS-триггера; 13 - R-вход RS- триггера; 14 - пр мой выход RS-триггера.

В соответствии с фиг.З RS-триггер содержит четыре тиристорных элемента ИЛИ-НЕ 8-11, шины 1,2,3,4 источника импульсных трапецеидальных четырехтактных взаимно перекрывающихс напр жений, нулевую шину 6 этого источника, шину 5 источника положительного посто нного напр жени подпора, нулевые шины обоих источников объединены. К первой шине 1 источника питани подключен вход питани элемента 8, к второй шине 2 - вход питани элемента 10, к третьей шине 3 - вход питани элемента 9, к четвертой шине.4 - вход питани элемента 11. Общие входы элементов 8-11 подключены к нулевой шине 6 источника питани . К шине 5 подключены неинформацйонные входы Подпор элементов 8-11. Один вход элемента 8 подключен к входной клемме 7, к этой же клемме подключен один из входов элемента 10; клемма 7 представл ет собой S-вход предлагаемого RS-триггера. Выход элемента 8 подключен к выходной клемме 12, одному из входов элемента 9 и одному из входов

элемента 11. Клемма 12 представл ет собой инверсный выход предлагаемого RS-триггера . Другой вход элемента 9 подключен к входной клемме 13, к этой же клемме подключей другой из входов элемента 11, клемма 13 представл ет собой R-вход предлагаемого RS-триггера. Выход элемента 9 подключен к клемме 14, второму входу элемента 8 и второму входу элемента 10.

Клемма 14 представл ет собой пр мой выход предлагаемого RS-триггера,

Выход элемента 10 подключен к третьему входу элемента 9 и третьему входу элемента 11. Выход элемента 11 подключен к

третьему входу элемента 10 и третьему входу элемента 8.

На фиг.4,5 и 6 представлены временные диаграммы работы RS-триггера.

На фиг.4-6 обозначены: Lh - напр жение на шине 1 источника питани ; U2 - напр жение на шине 2 источника питани ; 1)з -напр жение на шинеЗ источника питани ; U4 - напр жение на шине 4 источника питани ; U12 - напр жение на инверсном выходе

12 RS-триггера; Ui4 - напр жение на пр мом выходе 14 RS-триггера; UIQ- напр жение на выходе тиристорного элемента ИЛИ-НЕ 10; DH - напр жение на выходе тиристорного элемента ИЛИ-НЕ 11; U напр жение на S-входе 7 RS-триггера; Ui3 напр жение на R-входе 13 RS-триггера.

Устройство работает следующим образом ,

Примем, что при первоначальном включении источника напр жений питани RS- триггер, выполненный на тиристорных элементах ИЛИ-НЕ 8-11, установитс в такое положение, при котором сигнал на инверсном выходе 12 RS-триггера равен

логической единице, а сигнал на его пр мом выходе 14 равен логическому нулю. Соответственно сигнал на выходе элемента 11 равен логическому нулю, а сигнал на выходе элемента 10 равен логической единице,

Временна диаграмма функционировани предлагаемого устройства в услови х отсутстви импульсных помех на его R- и S-входах приведена на фиг.4.

При подаче на S-вход 7 устройства одиночного , например, сигнала, сформированного из напр жени шины 3 источника питани (3-й фазы), элемент 8 включаетс в начале следующего периода его напр жени питани (1-й фазы) и запоминает поданный сигнал до конца этого периода. Сигнал на инверсном выходе 12 устройства становитс равным логическому нулю. Затем под действием того же одиночного сигнала на S-входе 7 устройства элемент 10 включаетс вначале следующего периода его напр жени питани (2-й фазы) и запоминает поданный сигнал до конца этого периода напр жени питани 2-й фазы.

Соответственно элемент 9 выключаетс в конце периода его напр жени питани (3-й фазы) и, не получив в начале следующего периода сигналы управлени от элементов 8 и 10, не включаетс . Это приводит к тому, что элемент 9 будет теперь включать элементы 8 и 10 в начале последующих пе- риодов их напр жений питани . Элемент 11 также выключаетс в конце периода его напр жени питани (4-й фазы) и, не получив в начале следующего периода сигналы управлени от элементов 8 и 10, не включает- с . Элемент 11 будет теперь также, как и элемент 9.,включать элементы 8 и 10. Устрой- ство перешло в другое устойчивое состо ние , при котором на пр мом выходе 14 RS-триггера сигнал равен логической еди- нице, а на инверсном выходе 12 - сигнал равен логическому нулю. Переход предло.- женного RS-триггера в первоначальное состо ние происходит под действием поданного на R-вход 13 устройства одиноч- ного сигнала, сформированного, например, из напр жени шины 2 источника питани ; Под действием этого сигнала элемент 9 включаетс в начале следующего периода его напр жени питани (3-й фазы) и запо- минает поданный сигнал до конца этого периода . Сигнал на пр мом выходе 14 устройства становитс равным логическому нулю. Затем под действием того же одиночного сигнала на R-входе 13 элемент 11 вклю- чаетс в начале следующего периода его напр жени питани (4-й фазы) и запоминает поданный сигнал до конца этого периода напр жени питани 4-й фазы. Соответственно элемент 8 выключаетс в конце пери- ода его напр жени питани (1-й фазы) и, не получив в начале следующего периода сиг налы управлени от элементов 9 и 11, не включаетс . Это приводит к тому, что элемент 8 будет теперь включать элементы 9 и 11 в начале последующих периодов их напр жений питани . Элемент 10 также выключаетс в конце периода его напр жени питани (2-й фазы) и, не получив в начале следующего периода сигналы управлени от элементов 9 и 11, не включаетс . Элемент 10 будет теперь так же, как и элемент 8, включать элементы 9 и 11. Устройство вернулось в первоначальное положение.

В качестве сигналов, которые подаютс на S- и R-входы устройства могут быть использованы как одиночные импульсы напр жени , так и серии этих импульсов, а также сигналы посто нного напр жени .

Временна диаграмма функционировани предлагаемого устройства в услови х воздействи на его S-вход 7 потока импульсных экспоненциальных помех приведена на фиг.5. Устройство находитс при этом в таком состо нии, при котором на его инверсном выходе 12 сигнал равен логической единице, а на пр мом выходе 14 - логическому нулю. При по влении импульсной помехи в интервале времени 2-360°, питающего элемент 8 напр жени первой фазы, и в интервале времени 2-360°. питающего элемент 10 напр жени второй фазы, элементы 8 и 10 на эту помеху не реагируют, так как в эти интервалы времени элементы 8 и 10 сигналы не принимают вообще.

При по влений импульсной помехи в интервале времени 1-2° напр жени питани элемента 8 последний включаетс и запоминает поданный на него сигнал до конца данного периода его напр жени питани .

Сигнал на выходе 12 устройства в данном периоде напр жени питани становитс равным логическому нулю. Однако элемент 10 в начале следующего периода его напр жени питани не получает включающих его сигналов управлени от элементов 9 и 11, которые в данный интервал времени еще включены, поэтому элемент 10 остаетс выключенным в этом периоде его напр жени питани и соответственно, в свою очередь, включаютс элементы 9 и 10.

Вследствие этого элемент 8 в конце периода напр жени питани , когда он был включен, выключаетс и в следующем периоде , не получив сигналов управлени от элементов 9 и 11, остаетс в выключенном состо нии, т.е. устройство не перебрасываетс в другое устойчивое состо ние под действием одиночной импульсной помехи, по вившейс в интервале времени, когда элемент 8 открыт дл приема информации.

При по влении импульсной помехи в интервале времени 1-2° напр жени питани элемента 10 последний включаетс и запоминает поданный на него сигнал до конца данного периода его напр жени питани . Сигнал на выходе 12 устройства остаетс равным логической единице. Элемент 8 в начале следующего периода его напр жени питани не получает включающих его сигналов управлени от элементов 9 и 11, которые в данный интервал времени еще включены, поэтому элемент 8 остаетс выключенным в этом периоде его напр жени питани и соответственно, в свою очередь, включает элементы 9 и 10.

Вследствие этого элемент 10 в конце периода напр жени питани , когда он был включен, выключаетс и в следующем периоде , не получив сигналов управлени ог элементов 9 и 11, остаетс в выключенном состо нии , т.е. устройство не перебрасываетс в другое устойчивое состо ние под действием одиночной импульсной помехи, по вившейс в интервал времени, когда элемент 10 открыт дл приема информации.

Далее рассмотрим поведение устройства при по влении на его S-входе 7 двух следующих друг за другом импульсных помех , моменты по влени которых совпадают с теми соседними интервалами времени, когда элементы 8 и 10 открыты дл приема информации.

При по влении импульсной помехи в интервале времени 1-2° напр жени питани элемента 8 последний включаетс и запоминает поданный на него сигнал до конца данного периода его напр жени питани .

При по влении следующей импульсной помехи в интервале времени 1-2° напр жени питани элемента 10 последний включаетс и также запоминает поданный на него сигнал до конца этого периода его напр жени питани .

Соответственно элемент 9 выключаетс в конце периода его напр жени питани (3-й фазы) и, не получив в начале следующего периода сигналы управлени от элементов 8 и 10, не включаетс .

Это приводит к тому, что элемент 9 будет теперь включать элементы 8 и 10 в начале последующих периодов их напр жений питани . Элемент 11 также включаетс в конце периода его напр жени питани (4-й фазы) и, не получив в начале следующего периода сигналы управлени от элементов 8 и 10, не включаетс . Элемент 11 будет теперь так же, как элемент 9, включать элементы 8 и 10. Таким образом, под действием двух последовательно поступивших на S- вход 7 импульсных помех устройство перешло в другое устойчивое состо ние.

Следует отметить, что веро тность по влени двух импульсных помех из потока помех в соседних интервалах времени, когда элементы 8 и 10 принимают информацию , имеет величину гораздо меньшую, чем веро тность совпадени импульсной помехи и интервала времени, когда по S-входу устройства-прототипа принимаетс информаци , т.е. предлагаемое устройство обладает по S-входу более высокой помехоустойчивостью.

Временна диаграмма функционировани предлагаемого устройства в услови х воздействи на его R-вход 13 потока импульсных экспоненциальных помех приведена на фиг.6. Поведение предлагаемого RS-триггера в этих услови х аналогично описанному выше режиму его работы, т.е. и

по R-входу предлагаемо устройство обладает повышенной по отношению к RS-тригге- ру-прототипу помехоустойчивостью.

Таким образом, предлагаемое устройство обладает по отношению к прототипу повышенной устойчивостью к импульсным помехам, поступающим на его S- и R-входы. Использование предложенного RS- триггера облегчает обеспечение электромагнитной совместимости устройства

автоматики, выполненных на этих элементах , с окружающим электрооборудованием в производственных услови х.

Claims

Формула изобретени RS-триггер, содержащий два тиристорных элемента ИЛИ-НЕ, первый вход первого тиристорного элемента ИЛИ-НЕ подключен к первой выходной клемме, выход подключен к первой выходной клемме и первому входу второго тиристорного элемента ИЛИ-НЕ, второй вход которого подключен к второй входной клемме, а выход этого элемента подключен к второй выходной клемме и второму входу первого элемента ИЛИ-НЕ, входы Подпор первого и

второго тиристорных элементов подключены к шине посто нного напр жени , отличающийс тем, что, с целью увеличени помехоустойчивости по входам, в него введены третий и четвертый тиристорные элементы ИЛИ-НЕ и четыре шины питани четырехтактных взаимно перекрывающихс импульсов напр жени трапецеидальной формы, при этом входы питани первого, второго, третьего и четвертого элементов

ИЛИ-НЕ подключены соответственно к первой, третьей, второй и четвертой шинам питани , входы Подпор третьего и четвертого тиристорных элементов ИЛИ-НЕ подключены к шине посто нного напр жени ,

первый вход третьего тиристорного элемента И-НЕ подключена первой входной клемме , второй вход подключен к выходу второго тиристорного элемента ИЛИ-НЕ, выход третьего тиристорного элемента ИЛИ-НЕ

подключен к третьему входу второго тиристорного элемента ИЛИ-НЕ и к первому входу четвертого тиристорного элемента ИЛИ-НЕ, второй вход которого подключен к выходу первого тиристорного элемента ИЛ ИНЕ , третий вход - к второй входной клемме, а выход - к третьим входам первого и третьего тиристорных элементов ИЛИ-НЕ.

зд зг

Й

18

J5

#М

12/ГШ 25

37 #

Фиг. 1

39 0

36

k38 Фиг. 2

5-V

J I L

CffJ

n

uff

Otfl

n n

Л

Јn n

Л

96li2il

W Ч -V V Ч. Ч. Ч- -К

ss зз5 53 з 5