SU1723567A1

SU1723567A1 - Источник-отражатель тока

Info

Publication number: SU1723567A1
Application number: SU894760224A
Authority: SU
Inventors: Валентин Сергеевич Рысин
Original assignee: Киевский научно-исследовательский институт микроприборов
Priority date: 1989-10-16
Filing date: 1989-10-16
Publication date: 1992-03-30

Abstract

Изобретение относитс к электротехнике и может быть использовано в аналоговых и цифровых микросхемах радиоэлектронной аппаратуры дл задани статических режимов работы элементов. Цель- упрощение технологии изготовлени и повышение процента выхода годных изделий. Источник-отражатель тока содержит бипол рные транзисторы 2,3 и 10, полевой транзистор 4, опорные источники 1 и 9 тока, резистор 6. Выполнение транзисторов 2,3 и 10 с проводимостью п-р-п-типа, а транзистора 4 с каналом р-типа и соединени стока транзистора 4 и эмиттеров транзисторов 2 и 3 с шиной 8 питани , эмиттера транзистора 10 с базами транзисторов 2 и 3, а цепи затвор-исток транзистора 4 между коллектором транзистора 10 позвол ют обеспечить необходимую стабилизацию токов выходных транзисторов 3 при изменении коэффициента усилени бипол рных транзисторов и упростить технологию изготовлени , повысив тем самым процент выхода годных изделий. 1 ил. w Ё

Description

Изобретение относитс к интегральной микросхемотехнике и может быть использовано при разработке операционных усилителей , компаратора и других устройств аналоговой техники, в интегральном полупроводнике исполнении.

Известны источники-отражатели тока на бипол рных транзисторах, которые используютс в интегральных микросхемах. В источнике-отражателе тока, содержащем два однотипных транзистора Т1 и Т2 и источник опорного тока И, выполненный на резисторе RI и источнике питани +Ek, выходной ток Iji вл етс функцией опорного тока И и коэффициента усилени тока В.бипол рных транзисторов в соответствии с выражением

12

kli

1+(k + 1)B 1 ft)

где k-коэффициент масштабировани тока, который определ етс соотношением площадей эмиттерных переходов Ti и Т2 или количеством выходных транзисторов, включенных параллельно Т2. Из этого выражени видно, что недостатком такой схемы вл етс резкое снижение величины выходного тока 2 с уменьшением коэффициента усилени тока В транзистора и увеличением коэффициента масштабировани k.

Введение резистора R2 в базу транзистора дл компенсации спада В не решает проблему, как видно из фиг.5 (крива С).

В известном источнике-отражателе, содержащем три однотипных транзистора Ti.Ta и Тз и источник опорного тока И, выXJ

ю

СО 01 СЬ X

полненный на резисторе RI и источнике питани Ek, зависимость коэффициента масштабировани k от величины В значительно слабее, чем в ранее известном при k 1, однако при k 1 эта зависимость еще сильнее .

Наиболее близким по технической сущности к изобретению вл етс источник-отражатель тока, содержащий два бипол рных транзистора р-п-р-типа проводимости Q801, Q802, два полевых р- канальных транзистора 4 и 5, источник опорного тока IIN и шину источников питани Vs.

Коллектор транзистора Q801, вл ющийс входом источника-отражател тока, соединен с затвором полевого транзистора 5; базы бипол рных транзисторов Q801 и Q802 объединены и соединены с истоком полевого транзистора и со стоком полевого транзистора 4; эмиттеры транзисторов Q801 и Q802 соединены с шиной источника питани Vs и с этой же шиной соединены затвор и исток полевого транзистора 4; сток .полевого транзистора 5 соединен с отрицательной шиной источника питани , выходом источника-отражател тока вл етс коллектор транзистора 0802.

В такой схеме источника-отражател тока выходной ток IOVT определ етс по формуле

,OVT.|iQ§9i,{N,

(2)

S3Q801

и не зависит от коэффициента усилени тока бипол рных транзисторов.

Вместе с тем при изготовлении интегральных схем основным элементом планар- ной технологии вл етс транзистор типа n-p-п, который по своим усилительным и частотным свойствам значительно лучше p/n/p-транзисторов с боковой инжекцией. Данна известна схема источника-отражател тока может быть построена на основе n-p-n-транзисторов, однако в этом случае полевые транзисторы 4 и 5 должны быть п-канальные.

Таким образом, схема источника-отражател тока не может быть реализована на основе так называемой упрощен ной BI-FET- технологии, котора использует только два типа комплементарных транзисторов - бипол рный n-p-n-типа и полевой р-каналь- ный(РЕТ). .

.Цель изобретени - реализаци источника-отражател тока на основе упрощенной BI-FET технологии с применением только бипол рного n-p-n-транэистора и полевого р-канального транзистора.

Поставленна цель достигаетс тем, что в источнике-отражателе тока, содержащем источник опорного тока, входной и выходные бипол рные транзисторы, полевой

транзистор, нагрузки и две шины источника питани , причем коллектор входного транзистора соединен с затворим полевого транзистора и через источник опорного тока - с первой шиной источника питани , базы

0 входного и выходных транзисторов объединены между собой, эмиттеры этих транзисторов соединены со второй шиной источника питани , и с этой шиной соединен сток полевого транзистора, коллекторы

5 выходных транзисторов через соответствующую нагрузку соединены с первой шиной источника питани , согласно изобретению введены дополнительные источник тока и бипол рный транзистор, этот дополнитель0 ный источник тока включен между истоком

полевого транзистора и первой шиной источника питани , база дополнительного бипол рного транзистора соединена с истоком полевого транзистора, эмиттер до5 полнительного бипол рного транзистора соединен с базами входного и выходных транзисторов и через резистор - со второй шиной источника питани , а коллектор дополнительного бипол рного транзистора

0 соединен с первой шиной источника питани , при этом все бипол рные транзисторы n-p-n-типа между собой и соединены с эмиттером дополнительного бипол рного транзистора n-p-n-типа между первой ши5 ной источника питани и коллектором входного транзистора включен источник опорного тока, а в коллекторах выходных транзисторов включены нагрузки. Затвор полевого транзистора соединен с коллекто0 ром входного транзистора, сток полевого транзистора соединен со второй шиной источника питани , а исток этого транзистора через дополнительный источник тока соединен с первой шиной источника питани ; с

5 этой же шиной соединен коллектор вспомогательного бипол рного транзистора, база которого соединена с истоком полевого транзистора. Эмиттеры входного и выходных транзисторов соединены со второй ши0 ной источника питани , и с этой же шиной через дополнительный резистор соединен эмиттер дополнительного бипол рного транзистора.

На чертеже представлена схема источ5 ника-отражател тока.

Устройство содержит источник опорного тока 1, входной 2 и выходные 3 бипол рные транзисторы, полевой транзистор 4 нагрузку 5, резистор 6, две шины источника питани 7 и 8, дополнительные источник

тока 9 и бипол рный транзистор 10. Коллектор сходного транзистора 2 через источник опорного тока 1 соединен с первой шиной 7 источника питани и с затвором полевого транзистора 4; базы входного 2 и выходных 4 транзисторов между собой и соединены с эмиттером дополнительного транзистора 10 и через резистор 6 - со второй шиной 8 источника питани ; исток полевого транзистора 4 через дополнительный источник тока 9 соединен с первой шиной 7 источника питани и с базой дополнительного транзистора 10, коллектор которого соединен с первой шиной 7 источника питани ; сток полевого транзистора 4 соединен со второй шиной 8 источника питани , а ко ллек- тор каждого из выходных транзисторов 3 через соответствующую нагрузку 5 соединен , с первой шиной 7 источника питани и нагрузки 5, резистор 6, две шины источника питани 7 и 8, дополнительный источник тока 9 и полевой транзистор 10. Коллектор входного транзистора 2 через источник опорного тока 1 соединен с первой шиной 7 источника питани и с затвором полевого транзистора 10; базы входного транзистора 2 и выходных транзисторов 4 объединены между собой и соединены с эмиттером вспомогательного транзистора 3 и через резистор 6 - со второй шиной 8 источника питани ; исток полевого транзистора 10 через дополнительный источник тока 9 соединен с первой шиной 7 источника питани и с базой вспомогательного транзистора 3, коллектор которого соединен также с первой шиной 7 источника питани ; сток полевого транзистора 10 соединен со второй шиной 8 источника питани , а коллектор каждого из выходных транзисторов 4 через соответствующую нагрузку 5 соединен с первой шиной источника питани 7.

Положительный эффект достигаетс следующим образом.

На чертеже нетрудно найти значение выходного тока I любого из выходных транзисторов 3:

Зэз

5э1

.4 (3)

где Зэз1, Зэ1 - площади эмиттерных переходов 1-го выходного транзистора 3 и входного транзистора 1 соответственно;

И - ток источника опорного тока I;

1ут.4 - ток утечки затвора полевого транзистора 4, который не зависит от величины тока стока полевого транзистора и на несколько пор дков меньше самых мини0

5

0

5

0

5

0

5

0

5

мальных рабочих токов бипол рных транзисторов , в том числе и тока 1 опорного источника тока 1.

Пренебрега величиной 1уТ.4 по сравнению с It в выражении (3), получим

u,-|si,.«

Таким образом в предложенном устройстве выходной ток любого из выходных транзисторов 3 не зависит от коээфициента усилени тока В бипол рных транзисторов. Единственным условием, обеспечивающим работоспособность такого устройства, вл етс выбор значени тока Ig дополнительного источника тока 9 из услови

ii + 1з

(S)

19

В (В +1)

где з - суммарный ток всех выходных транзисторов .

Очевидно, это условие можно всегда выполнить при любых значени х коэффициента усилени тока В бипол рныхтранзисторов и суммарного тока 13 выходных транзисторов.

. Ф о р м у л а и з о б р е т е н и

Источник-отражатель тока, содержащий источник опорного тока, входной и выходные бипол рные транзисторы, полевой, транзистор и две шины источника питани , причем коллектор входного транзистора соединен с затвором полевого транзистора и через источник опорного тока - с первой шиной источника питани и с общей шиной дл подключени нагрузок, базы входного и выходных транзисторов объединены между собой, а эмиттеры соединены с второй шиной источника питани и со стоком полевого транзистора, коллекторы выходных транзисторов соединены с выходными шинами дл подключены нагрузок, отличающийс тем, что, с целью упрощени технологии изготовлени и повышени процента выхода годных, в него введены дополнительный источник тока, включенный между истоком полевого транзистора и первой шиной источника питани , и дополнительный бипол рный транзистор, соединенный базой с истоком полевого транзистора; эмиттером - с базами входного и выходных транзисторов и через резистор - с второй шиной источника питани , а коллектором - с первой шиной источника питани , при этом бипол рные транзисторы выбраны с проводимостью п-р-п-типа.

Claims

'Формула изобретения

Источник-отражатель тока, содержащий источник опорного тока, входной и выходные биполярные транзисторы, полевой транзистор и две шины источника питания, причем коллектор входного транзистора соединен с затвором полевого транзистора и через источник опорного тока - с первой шиной источника питания и с общей шиной для подключения нагрузок, базы входного и выходных транзисторов объединены между собой, а эмиттеры соединены с второй шиной источника питания и со стоком полевого транзистора, коллекторы выходных транзисторов соединены с выходными шинами для подключены нагрузок, отличающийся тем, что, с целью упрощения технологии изготовления и повышения процента выхода годных, & него введены дополнительный источник тока, включенный между истоком полевого транзистора и первой шиной источника питания, и дополнительный биполярный транзистор, соединенный базой с истоком полевого транзистора; эмиттером с базами входного и выходных транзисторов и через резистор - с второй шиной источника питания, а коллектором - с первой шиной источника питания, при этом биполярные транзисторы выбраны с проводимостью п-р-п-типа.