SU1723533A1 - Устройство дл измерени разности частот - Google Patents
Устройство дл измерени разности частот Download PDFInfo
- Publication number
- SU1723533A1 SU1723533A1 SU904827809A SU4827809A SU1723533A1 SU 1723533 A1 SU1723533 A1 SU 1723533A1 SU 904827809 A SU904827809 A SU 904827809A SU 4827809 A SU4827809 A SU 4827809A SU 1723533 A1 SU1723533 A1 SU 1723533A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- frequency
- output
- frequency difference
- difference
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
Abstract
Изобретение относитс к технике электро- и радиоизмерений, может быть использовано дл измерени разности частот высокостабильных опорных генераторов и вл етс дополнительным к авт.св. СССР № 1624345. Цель изобретени - повышение помехоустойчивости измерени при наличии паразитной фазовой модул ции сравниваемых колебаний. Цель достигаетс тем, что в устройство дл измерени разности частот введен регистр 14, информационные входы которого подключены к выходу регистра 13, тактовый вход подключен к выходу формировател 7 коротких импульсов, а выходы подключены к третьим входам блока 8 сравнени кодов. Устройство также содержит умножитель 1 частоты, делители 2,3 частоты , счетчик 4 импульсов, регистры 5,12, формирователь 6 временных интервалов, элемент задержки 9, интегратор 10, аналого-цифровой преобразователь 11.1 ил. сл
Description
Изобретение относитс к электро- и радиоизмерительной технике и может быть использовано дл измерений разности частот, необходимых, в частности, при подстройке частот опорных генераторов аппаратуры св зи по источнику эталонной частоты .
Известно устройство дл измерени разности частот (по основному авт.св. № 1624345. Один вход этого устройства через последовательно соединенные умножитель частоты, формирователь временных интервалов (ФВИ), интегратор, аналого- цифровой преобразователь (АЦП), первый и второй регистры, блок сравнени кодов (БСК), формирователь коротких импульсов (ФКЙ) и счетчик подключен к третьему регистру . Другой вход устройства через последовательно соединенные первый и второй
делители частоты подключен ко вторым входам счетчика и третьего регистра. Выход ФВИ через элемент задержки подключен ко вторым входам интегратора, ФКИ, первого и второго регистров. Выход первого регистра подключен ко второму входу БСК, а выход первого делител частоты - ко второму входу ФВИ. Последний вырабатывает импульсы , длительность которых пропорциональна текущей разности фаз входных колебаний. Разность фаз измер етс с помощью интегратора и АЦП, а скорость ее изменени (т.е. разность измер емых частот) преобразуетс в частоту потока импульсов на выходе ФКИ с помощью первого и второго регистров и БСК. Этот поток во врем мерного интервала , полученного из образцовой частоты с помощью первого и второго делителей частоты , заполн ет счетчик, а после окончани
ч го
OJ
ел
CJ
со
го
мерного интервала результат переписываетс в третий регистр.
Благодар интерпол ционному принципу измерени разности частот в указанном устройстве удалось уменьшить мерный интервал (по сравнению с электронно-счетными частотомерами) при сохранении высокой точности измерени .
Однако устройство имеет недостаточно высокую помехоустойчивость при измерении малых разностей частот. Действительно , в этом случае разность фаз измен етс относительно медленно и даже небольша паразитна фазова модул ци (ПФМ) одного из сравниваемых колебаний нарушает монотонность изменени разности фаз. Из- за этого при прохождении текущей разности фаз (преобразованной в интеграторе в напр жение) очередного уровн квантовани АЦП код на его выходе может мен тьс неоднократно (то увеличива сь на единицу, то возвраща сь к исходному). Так как каждое изменение кода вызывает формирование в ФКИ импульса, поступающего затем на счетчик, то результат измерени , полученный в счетчике, при наличии ПФМ будет завышенным, причем погрешность тем больше, чем меньше разность измер емых частот и больше уровень ПФМ.
Целью изобретени вл етс повышение помехоустойчивости устройства дл измерени разности частот.
Поставленна цель достигаетс тем, что в устройство дл измерени разности частот по авт.св. № 1624345 вводитс четвертый регистр, причем его информационные входы подключены к выходам регистра, тактовый вход - к выходу ФКИ, а выходы - к третьим входам БСК.
Благодар тому что новый код текущей разности фаз записываетс в четвертый регистр лишь при первом пересечении этой функцией очередного порога срабатывани АЦП, а БСК выдает на ФКИ разрешающий сигнал только при неравенстве кодов в первом , втором и четвертом регистрах, возможные из-за ПФМ повторные пересечени функцией текущей разности фаз того же уровн квантовани АЦП не вызовут формировани дополнительных импульсов в ФКИ, т.е. не увеличат погрешности измерени разности частот.
Так как предлагаемое устройство отличаетс от прототипа новым элементом (четвертым регистром) и св з ми, то оно обладает новизной. При этом за вителю неизвестны устройства, в которых использование сходных технических решений приводило бы к достижению поставленной в за вке цели (повышению помехоустойчивости измерител разности частот при наличии ПФМ сравниваемых колебаний). Поэтому указанные отличи следует считать существенными.
На фиг.1 представлена структурна
электрическа схема за вл емого устройства; на фиг.2 - временные диаграммы, по сн ющие работу измерител : а,б,в,г,д - сигналы на выходах умножител частоты 1,
первого ДЧ, ФВИ, элемента задержки и интегратора соответственно; е,ж,з - коды чисел в регистрах: первом, втором и четвертом; и,к - сигнал на выходе ФКИ и состо ние счетчика.
Измеритель разности частот состоит из умножител частоты 1, первого делител частоты (ДЧ) 2, второго ДЧ 3, счетчика 4, третьего регистра 5, формировател 6 временных интервалов (ФВИ), формировател 7 коротких импульсов (ФКИ), блока 8 сравнени кодов (БСК), элемента задержки 9, интегратора 10, АЦП 11, а также регистров: первого 12, второго 13 и четвертого 14. Второй вход устройства через последовательно соединенные умножитель частоты 1, ФВИ 6, интегратор 10, АЦП 11, первый 12, второй 13 и четвертый 14 регистры, БСК 8, ФКИ 7 и счетчик 4 подключен к третьему регистру 5. Первый вход устройства через первый ДЧ 2
и второй ДЧ 3 соединен со вторыми входами счетчика 4 и третьего регистра 5. Выход первого ДЧ 2 подключен ко второму входу ФВИ 6, а выход последнего через элемент задержки 9 соединен со вторыми входами
интегратора 10, ФКИ 7, первой 12 и второго 13 регистров, Выходы первого 12 и второго 13 регистров подключены ко второму и третьему входам БСК 8, а выход ФКИ 7 - ко второму входу четвертого 14 регистра. Второй выход БСК 8 и выход третьего 5 регистра вл ютс информационными выходами устройства.
Измеритель разности частот работает следующим образом.
Частота колебаний, поступивших на второй вход устройства, в умножителе частоты 1 увеличиваетс в К раз (фиг.2,а), а пришедших на первый вход - уменьшаетс в п раз в первом ДЧ 2 (фиг.2,б). ФВИ 6
вырабатывает импульсы (фиг,2,в), начинающиес в момент фронта сигнала с первого ДЧ 2 и заканчивающиес по приходу второго (после этого) фронта сигнала с умножител частоты 1. Их длительность if Ti/K,
2Ti / К, где TI - период колебаний на втором входе измерител , в интеграторе 10 преобразуетс в напр жение U (фиг.2,д), которое с помощью АЦП 11 переводитс в код числа L и фронтом импульса с выхода элемента
задержки 9 (фиг.2,г) записываетс в первый
регистр 12 (фиг.2,е). Так как длительность импул ьсаг характеризует текущую разность фаз сравниваемых колебаний (его изменение на Ti/K соответствует изменению разности фаз на In /К), то изменение числа L на единицу соответствует изменению разности фаз на In /КР, где Р - разность чисел, соответствующа At Тч/К.
Врем измерени задаетс вторым ДЧ 3. Если он имеет коэффициент делени N, то врем каждого измерени в устройстве tnsM n«N«T2. где Т2 - период колебани на первом входе измерител .
Пусть А,В и С - коды чисел, записанных соответственно в первый 12, второй .13 и четвертый 14 регистры. БСК 8 выдает разрешающий сигнал на ФКИ 7 при выполнении услови
(А В) А (А С) л (В С),(1)
т.е. когда все три кода разные. По сигналу от БСК 8 из фронта импульса от элемента задержки 9 в ФКИ 7, формируетс короткий импульс, поступающий на счетчик 4, который суммирует все поступившие на него за мерный интервал импульсы. По окончании tnsM содержимое счетчика 4 фронтом импульса со второго ДЧ 3 переписываетс в третий регистр 5, а счетчик 4 обнул етс .
Информаци во второй регистр 13 переписываетс из первого регистра 12 по фронту импульса, поступающего с элемента задержки 9. Так как одновременно происходит запись в первый регистр 12 кода числа L с АЦП 11, то код во втором регистре 13 всегда равен коду, бывшему в первом регистре 12 на предыдущем такте: Bi Аи. где i - номер такта (период тактовых импульсов на выходе элемента задержки 9 равен пТ2).
Информаци в четвертый регистр 14 переписываетс из второго регистра 13 по фронту импульса, поступающего с ФКИ 7. Он формируетс лишь при выполнении услови (1), которое контролируетс БСК 8.
Как видно из временных диаграмм (2,е- и), условие (1) выполн етс лишь в течение одного такта после первого превышени напр жением U очередного уровн квантовани АЦП 11. Если за врем Т.ИЗМ это произошло два раза, то в ФКИ 7 будет сформировано М импульсов, а после окончани гизм в третьем регистре будет записано число М.
Так как разности соседних уровней квантовани АЦП 11 соответствует изменение разности фаз сравниваемых колебаний на 2 jr/kP, a Af л /2 гизм, то 1 М 2 1
Af I
In Mf2
k P
n N T2
n N k P
т.е.М характеризует модуль измер емой разности частот. Знак разности указываетс сигналом, формируемым на втором выходе БСК 8 в соответствии с условием:
если (А С) i/ (В С), то fi f2 (при
положительных крутизне интегратора 10 и характеристике АЦП 11).
В за вл емом измерителе разности частот умножитель частоты 1 может быть вы0 полней, например, на кольце фазовой автоподстройки частоты (см. В.А.Левин. Стабилизаци дискретного множества частот . М., Энерги , 1970, с. 271, 295). Должно быть обеспечено целочисленное значение
5 К. Первый 2 и второй 3 делители частоты должны иметь коэффициенты делени n и N соответственно. Они могут быть выполнены на цифровых микросхемах, например К555ИЕ7(см. В.А.Шило. Попул рные цифро0 вые микросхемы. М., Радио и св зь, 1987, с. 37). Счетчик 4 должен иметь емкость не менее N и сброс в нулевое состо ние по фронту сигнала со второго ДЧ 3. Может быть выполнен на микросхемах К555ИЕ10 (см.
5 там же, с. 39). Первый 12, второй 13, третий 5 и четвертый 14 регистры должны обеспечивать параллельную запись по фронту. Их можно выполнить на К555ИР27 (см. там же, с. 46). ФВИ 6 может быть выполнен в виде
0 схемы И и двухразр дного регистра сдвига, тактируемого импульсами с умножител частоты 1, на информационный вход которого и схему И подан сигнал с первого ДЧ 2, а инверсный выход регистра соединен со вто5 рым входом схемы И.
Дл ФКИ 7 можно использовать микросхему типа К155АГЗ(см.тамже, с.46), а БСК8 выполнить на К555СП1 и логических элементах . Элемент задержки 9 можно выпол0 нить на двух последовательно включенных ФКИ из микросхемы К155АГЗ.
Интегратор 10 можно выполнить в виде генератора тока, зар дного ключа, управл емого от ФВИ 6, интегрирующего конденса5 тора и разр дного ключа, управл емого от элемента задержки 9. Напр жени на выходе интегратора 10 при т Ti/K и Т 2Ti/K должны соответствовать границам диапазона преобразовани АЦП 11. Последний мо0 жет быть асинхронного типа, Можно применить также и микросхему К1107ПВ1 (см. Аналоговые и цифровые интегральные микросхемы./ Под ред. Якубовский С.В. М.: Радио и св зь, 1985, с, 365), котора выпол5 нит функции АЦП и первого регистра 12.
Как следует из изложенного, предлагаемый измеритель разности частот нечувствителен к ПФМ измер емых колебаний, вызывающей немонотонность изменени их разности фаз. У прототипа наличие такой
ПФМ приводит к по влению систематической дополнительной погрешности измерени . Оценим предельный уровень ПФМ, при котором за вл емое устройство не имеет такой погрешности. Погрешность измерени возникает тогда, когда или при неоднократном пересечении функцией U очередного уровн квантовани АЦП 11 в ФКИ 7 формируетс более одного импульса, или же когда при пересечении очередного уровн квантовани импульс не формируетс . Оба случа возможны лишь тогда, когда ПФМ вызывает неоднозначность преобразовани в АЦП 11, превышающую единицу его квантовани , В наихудшем случае, когда текуща разность фаз сравниваемых чистых (т.е. без ПФМ) колебаний такова, что преобразуетс в напр жение U, равноотсто щее от соседних уровней квантовани (при этом на выходе АЦП 11 будет код числа L), наличие ПФМ с размахом, превышающим 2 /kP, приведет к по влению в разные моменты времени на выходе кодов чисел L-1, L и L+1, а это, в свою очередь, вызовет формирование в ФКИ 7 ложных импульсов, привод щих к погрешности измерени .
Следовательно, предлагаемое устройство обеспечивает отсутствие дополнительной систематической погрешности измерени разности частот, которую могла
бы вызвать ПФМ сравниваемых колебаний,
при размахе последней до величины 2 л /kP.
Введение нового элемента (четвертого
регистра) и новых св зей выгодно сличает
предложенный измеритель от прототипа, так как обеспечивает его помехоустойчивость - отсутствие дополнительной систематической погрешности измерени из-за паразитной фазовой модул ции сравниваемых колебаний.
По сравнению с прототипом в предложенном устройстве обеспечиваетс помехоустойчивость измерений при размахе ПФМ сравниваемых колебаний до величины
2 /kP. Так, при К 3 и Р 64 допустима ПФМ с размахом пор дка 2°, что легко обеспечиваетс опорными кварцевыми генераторами , дл сравнени частот которых предназначен предложенный измеритель.
Claims (1)
- Формула изобретениУстройство дл измерени разности частот по авт.св. № 1624345, отличающее- с тем, что, с целью повышени помехоустойчивости , в него введен четвертый регистр , информационные входы которого подключены к выходам второго регистра, тактовый вход соединен с выходом формировател коротких импульсов, а выходы четвертого регистра подключены к третьимвходам блока сравнени кодов.О6 6гIIIIIIIIIHIIIIIIIIIIIIIIIIIIIIпПЛ П П П;лЈ/ тмзрФиг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904827809A SU1723533A1 (ru) | 1990-05-21 | 1990-05-21 | Устройство дл измерени разности частот |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904827809A SU1723533A1 (ru) | 1990-05-21 | 1990-05-21 | Устройство дл измерени разности частот |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1624345 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1723533A1 true SU1723533A1 (ru) | 1992-03-30 |
Family
ID=21515611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904827809A SU1723533A1 (ru) | 1990-05-21 | 1990-05-21 | Устройство дл измерени разности частот |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1723533A1 (ru) |
-
1990
- 1990-05-21 SU SU904827809A patent/SU1723533A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1624345, кл-. G 01 R 23/00, 1988. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3592376B2 (ja) | 時間間隔測定装置 | |
Roberts et al. | A brief introduction to time-to-digital and digital-to-time converters | |
US4657406A (en) | Timing generating device | |
US4912734A (en) | High resolution event occurrance time counter | |
US4107600A (en) | Adaptive frequency to digital converter system | |
CN110069009B (zh) | 多通道时间数字转换器和光电探测装置 | |
US3820022A (en) | Asymmetrical wave digital phase measuring system | |
JP2002196087A (ja) | 時間測定回路 | |
US3505594A (en) | Interpolating time interval counter with course count ambiguity eliminating means | |
CN209821604U (zh) | 多通道时间数字转换器和光电探测装置 | |
JPH02124637A (ja) | 同期検出回路 | |
US4926174A (en) | Digital voltmeter | |
SU1723533A1 (ru) | Устройство дл измерени разности частот | |
CN112578180A (zh) | 延迟电路、时间数字转换器及a/d转换电路 | |
JP5718529B2 (ja) | 電気信号のレベルの持続時間を測定するための装置 | |
EP2359199B1 (en) | Noise shaping time to digital converter | |
US4075577A (en) | Analog-to-digital conversion apparatus | |
US3444462A (en) | Logic network and method for use in interpolating time interval counters | |
Räisänen-Ruotsalainen et al. | Integrated time-to-digital converters based on interpolation | |
EP0660938A1 (en) | APPARATUS AND METHOD FOR COUNTING PARTIAL AND FULL CYCLES. | |
US6952373B2 (en) | Semiconductor device having PLL-circuit | |
Nissinen et al. | A 2-channel CMOS time-to-digital converter for time-of-flight laser rangefinding | |
SU438998A1 (ru) | Цифровой измеритель временных интервалов | |
Raisanen-Ruotsalainen et al. | A BiCMOS time-to-digital converter with time stretching interpolators | |
WO2004045064A1 (en) | Differential time sampling circuit |