SU1718239A1 - Аналоговое делительное устройство - Google Patents

Аналоговое делительное устройство Download PDF

Info

Publication number
SU1718239A1
SU1718239A1 SU864036361A SU4036361A SU1718239A1 SU 1718239 A1 SU1718239 A1 SU 1718239A1 SU 864036361 A SU864036361 A SU 864036361A SU 4036361 A SU4036361 A SU 4036361A SU 1718239 A1 SU1718239 A1 SU 1718239A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
signal
additional
voltage
divider
Prior art date
Application number
SU864036361A
Other languages
English (en)
Inventor
Евгений Алексеевич Смирнов
Сергей Олегович Килимов
Владимир Анатольевич Ковалев
Original Assignee
Предприятие П/Я Г-4152
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4152 filed Critical Предприятие П/Я Г-4152
Priority to SU864036361A priority Critical patent/SU1718239A1/ru
Application granted granted Critical
Publication of SU1718239A1 publication Critical patent/SU1718239A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретени   вл етс  расширение диапазона величин входных сигналов. Аналоговое делительное устройство содержит входы сигнала-делител  1, сигнала-делимого 2, опорного напр жени  3, основной формирователь 4 экспоненциального напр жени , основной компаратор 5, блок 6 задержки, основной делитель 7 напр жени , дополнительные делители 8.18.п напр жени /дополнительные компараторы 9.1,;.., 9,п, реле 10.1, .... 10.п, масштабные усилители 11.111,п, дополнительный формирователь 12 экспоненциального напр жени , выход 13. Расширение диапазона величин входных сигналов достигаетс  тем, что сигналы делимого и делител  сравнивают между собой и. если сигнал-делимое больше сигнала-делител , то последовательно сигналу-делимому включают дополнительный делитель напр жени . Если сигнал-делимое и после ослаблени  больше сигнала-делител , то включают еще столько дополнительных делителей напр жени , сколько нужно дл  того , чтобы сигнал-делимое стал меньше сигнала-делител . Одновременно сигнал опорного напр жени  усиливают во столько раз, во сколько раз ослабл ют сигнал-делимое . 1 ил.

Description

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.
Целью изобретения является расширение диапазона величин входных сигналов.
Функциональная схема аналогового делительного устройства изображена на чертеже, где показаны вход 1 сигнала-делителя, вход 2 сигнала-делимого, вход 3 опорного напряжения, основной формирователь 4 экспоненциального напряжения, основной компаратор 5, блок 6 задержки, основной делитель 7 напряжения, дополнительные делители 8.1, 8.2, ..., 8.п-1, 8.η напряжения, дополнительные компараторы 9.1, 9.2, 9.3,.... 9.п, реле 10.1,
10.2.10.3.. ... 10 п. первые группы контактов 10.1-1, 10.2-1, 10.3-1, .... Ю.п-1-1, Ю.п-1 реле, вторые группы контактов 10.1-2,10.22, .... Ю.п-1-2, 10.Π-2 реле, масштабные усилители 11.1, 11.2,.... И.п-1, 11п, дополнительный формирователь 12 экспоненциального напряжения, выход 13.
Аналоговое делительное устройство работает следующим образом.
Положим, что сигнал-делитель больше сигнала-делимого. В этом случае сигнал с входа 2 через замкнутые размыкающие контакты 10.1-1, ..., 10.П-1 первых групп контактов реле 10.1, .... 10.η поступает на второй вход основного компаратора 5, на первый вход которого подается экспоненциально возрастающее напряжение с выхода основного формирователя 4 экспоненциального напряжения. В это время с входа 3 поступает опорное напряжение на дополнительный формирователь 12 экспоненциального напряжения через замкнутые размыкающие контакты 10.1-2.....
Ю.п-2 вторых групп контактов реле 10.1......
Ю.п. На выходе 13 формируется экспоненциальное напряжение. В момент равенства напряжений на входах основного компаратора 5 формируются служебные управляющие импульсы на выходах блока 6 задержки, которые обнуляют основной 4 и дополнительный 12 формирователи экспоненциальных напряжений и цикл работы повторяется. В результате на выходе 13 формируются .периодические колебания, амплитуда которых пропорциональна отношению входных сигналов.
Рассмотрим работу в случае, когда сигнал-делитель меньше сигнала-делимого. Для определенности считаем, что коэффициент усиления каждого масштабного усилителя 11.1,..., 11.п равен 10,а коэффициент передачи каждого дополнительно делителя
8.1.. ... 8.п напряжения равен 0,1.
Для примера положим, что сигнал-делитель в 25 раз меньше сигнала-делимого. В этом случае срабатывают первый дополнительный компаратор 9.1 и первое реле 10.1, а напряжение на выходе первого дополнительного делителя 8.1 напряжения в 2,5 раза больше сигнала-делителя. Поэтому срабатывает второй дополнительный компаратор 9.2. Напряжение на выходе второго дополнительного делителя 8.2 напряжения равно 0,25 от величины сигнал-делителя, т.е. меньше его. Поэтому третий дополнительный компаратор 9.3 не срабатывает. Первое и второе реле 10.1 и 10»2 срабатывает. В результате сигнал-делимое с входа 2 поступает на второй вход основного компаратора 5 через последовательно включенные первый 8.1 и второй 8.2 дополнительные делители напряжения, которые обеспечивают ослабление сигнала-делимого в 100 раз. При этом он становится меньше сигнала-дё-лителя с входа 1 и устройство производит операцию деления аналогично описанному ранее случаю.
Одновременно с входа 3 поступает опорное напряжение через последовательно включенные первый 11.1 и второй 11.2 масштабные усилители на вход дополнительного формирователя экспоненциального напряжения. В результате опорное напряжение усилено в 100 раз. Таким образом, если в цепи основного формирователя 4 экспоненциального напряжения осуществляется уменьшение масштаба результата в 100 раз, то в цепи дополнительного формирователя 12 экспоненциального напряжения происходит восстановление истинного масштаба результата.
Основной делитель 7 напряжения предназначен для исключения возможности работы устройства при близких по величине значениях входных сигналов, так как в этом случае длительность цикла операции деления значительно возрастает. Наличие основного делителя 7 напряжения обеспечивает опережающее включение соответствующего дополнительного компаратора й изменение масштаба сигнала-делимого.
Итак, предложенное устройство характеризуется более широким диапазоном величин входных сигналов.

Claims (2)

  1. Формула изобретения
    Аналоговое делительное устройство, содержащее соединенные последовательно основной формирователь экспоненциального напряжения, основной компаратор и блок задержки, первый выход которого под ключей к входу обнуления основного формирователя экспоненциального напряжения. информационный вход которого является входом сигнала-делителя, при этом второй выход блока задержки соеди- 5 нен с входом обнуления дополнительного формирователя экспоненциального напряжения, выход которого является выходом устройства, отличающееся тем, что, с целью расширения диапазона величин 10 входных сигналов, в него введены η дополнительных компараторов, η реле с двумя группами контактов каждое, η масштабных усилителей, основной и η дополнительных делителей напряжения, причем дополни- 15 тельные делители напряжения соединены последовательно, вход первого из которых является входом сигнала-делимого, первый вход J-ro дополнительного компаратора (J=1.
  2. 2..... п) подключен к входу 20 соответствующего J-ro дополнительного делителя напряжения, к выходу каждого дополнительного компаратора подключены обмотки соответствующих реле, информационный вход основного формирователя экспоненциального напряжения соединен с входом основного делителя напряжения, выход которого подключен к вторым входам дополнительных компараторов, размыкающий контакт 30 первой группы контактов первого из η реле соединен с входом первого из η дополнительных делителей напряжения, переключающий контакт первой группы контактов п-го реле подключен к второму входу основного компаратора, замыкающий контакт первой группы контактов J-ro реле соединен с выходом соответствующего J-ro дополнительного делителя напряжения, переключающий контакт первой группы контактов (j-1)-ro реле соединен с размыкающим контактом первой группы контактов j-ro реле, масштабные усилители соединены последовательно, вход первого из η масштабных усилителей является входом,опорного напряжения устройства, размыкающий контакт второй группы контактов первого из п реле подключен к входу первого из η масштабных усилителей, переключающий контакт второй группы контактов η-го реле соединен с информационным входом дополнительного формирователя экспоненциального напряжения, замыкающий контакт второй группы контактов j-ro реле соединен 25 с выходом соответствующего j-ro масштабного усилителя, переключающий контакт второй группы контактов (j-1)-ro реле подключен к размыкающему контакту второй группы контактов j-ro реле.
SU864036361A 1986-03-12 1986-03-12 Аналоговое делительное устройство SU1718239A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864036361A SU1718239A1 (ru) 1986-03-12 1986-03-12 Аналоговое делительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864036361A SU1718239A1 (ru) 1986-03-12 1986-03-12 Аналоговое делительное устройство

Publications (1)

Publication Number Publication Date
SU1718239A1 true SU1718239A1 (ru) 1992-03-07

Family

ID=21226129

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864036361A SU1718239A1 (ru) 1986-03-12 1986-03-12 Аналоговое делительное устройство

Country Status (1)

Country Link
SU (1) SU1718239A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1057962. кл. G 06 G 7/16, 1983. Авторское свидетельство СССР №834712, кл. G 06 G 7/16, 1981. *

Similar Documents

Publication Publication Date Title
GB1042442A (en) Circuit arrangements for standardising groups of analogue signals
US3098214A (en) Analog signal switching apparatus
US3611117A (en) Voltage stabilizer with reversible binary counter for alternating-current lines
US3209254A (en) Device for measuring phase angles between oscillations
SE7407048L (ru)
SU1718239A1 (ru) Аналоговое делительное устройство
US3705978A (en) Time shared digital and analog process control
GB1231618A (ru)
ES327891A1 (es) Perfeccionamientos en la construccion de moduladores de longitud de impulso.
US3185827A (en) Computer function generation
US2703203A (en) Computer
GB917580A (en) Phase comparison circuit
US2994864A (en) Digital-to-analog converter
GB1043642A (en) Method of checking clock-pulse controlled electronic storage members during operation
US3167647A (en) Electrical analog computing circuit with square root extraction capability
SU472519A3 (ru) Многоканальный самописец
JPS57162185A (en) Sample holding circuit
SU608173A1 (ru) Дифференцирующее устройство
SU758069A1 (ru) Устройство для автоматического переключения пропорционально-дифференциальных регуляторов 1
ES421945A1 (es) Sistema para efectuar pruebas de aceptacion de componentes electricos y electronicos de tipo analogico.
SU1030748A1 (ru) Устройство дл контрол параметров линейных интегральных схем
SU720716A1 (ru) Функциональный преобразователь кода в частотно-временной сигнал
SU149630A1 (ru) Способ определени длины вектора по трем координатам
GB1113431A (en) Improvement relating to radar apparatus
SU970474A1 (ru) Аналоговое запоминающее устройство