SU1711203A1 - Оптоэлектронное устройство дл логической обработки изображений - Google Patents

Abstract

Изобретение относитс  к оптической обработке информации и может быть использовано в различных системах параллельной обработки изображений при построении матричных процессоров дл  вычислени  произвольных логических функций от бинарных изображений. Цель изобретени  - повышение точности устройства . Устройство содержит последовательно оптически св занные первый оптический инвертор, первый оптический триггер, второй оптический инвертор, оптический затвор и второй оптический триггер, оптический выход которого  вл етс  выходом устройства. Повышение точности устройства обусловлено его повышенной разрешающей способностью и отсутствием гальванических св зей. 4 ил.

Description

(Л

С

Изобретение относитс  к оптической обработке информации и может быть использовано в различных системах параллельной обработки изображений при построении матричных процессоров дл  вычислений произвольных логических функций бинарных изображений.

Целью изобретени   вл етс  повышение точности устройства.

На фиг.1 представлена структурна  схема устройства; на фиг.2 - схема оптического триггера; на фиг.З - пример технической реализации инвертировани  изображени ; на фиг.4 - временные диаграммы подачи сигналов на управл ющие входы устройства .

Устройство содержит информационный параллельный оптический вход 1 подачи управл ющих операндов Xi (i 1п) и настрречных картин Yj, j 1,2П, первый

оптический инвертор 2 (управл емый), оптический вход которого соединен с входом 1 устройства, а вход управлени  инвертора 2  вл етс  первым, входом 3 управлени  устройства. Информационный оптический выход инвертора 2 соединен с информационным оптическим входом первого оптического триггера 4, оптический вход управлени  которого  вл етс  вторым входом 5 управлени  устройства. Оптический выход первого оптического триггера 4 соединен септическим входом второго оптического инвертора 6, оптический выход которого соединен с оптическим входом оптического затвора 7, вход управлени  которого  вл етс  третьим входом 8 управлени  устройства. Оптический выход затвора 7 оптически соединен с информационным оптическим входом второго оптического триггера 9, оптический вход управлени  которого  вл етс  четвертым входом Юуправ- лени  устройства, а оптический выход

ю о со

второго триггера  вл етс  выходом 11 устройства .

Оптические триггеры 4 и 9  вл ютс  D- защелками суммировани  световых потоков . Така  защелка может включать в себ  (фиг.2) пол ризаторы 12, светообъедини- тель 13, транспарант 14, пол ризатор 15, светообъединитель 16, светоделитель 17, анализатор 18, отражатели 19 и 20, а также линзы. В зависимости от наличи  оптического сигнала на входе 5,  вл ющегос  управл ющим сигналом дл  транспаранта 14 и источником усилени  (подпитки), производитс  (или не производитс ) инверси  накопленной суммы. При использовании данной схемы триггера 4 функцию второго оптического инвертора выполн ет анализатор 21. При STOMi если на входе 5 присутствует сигнал, то плоскость пол ризации оптического сигнала с выхода пол ризатора 12 поворачиваетс  транспарантом 14, поэтому на выходе анализатора 18 получаетс  пр мое, а на выходе анализатора 21 инверсное изображение. За врем  присутстви  на входе 5 сигнала последовательно во времени накапливаютс  значени  операндов Xi(Xi) и YJ по схеме ИЛИ, а значение накопленной суммы окончательно инвертируетс  на выходе анализатора 21.

Инвертор 2 (фиг.З) содержит пол ризатор 22, вращатель плоскости пол ризации светового потока 23 и анализатор 24.

При указанной реализации блоков устройства входна  информаци  кодируетс  ортогональным положением плоскости пол ризации световых потоков, соответствующих логическим О и И1.

На фиг.4 приведены временные диаграммы (подачи световых и электрических сигналов на информационный вход 1 и входы управлени  3, 5, 8 и 10 устройства дл  двух операндов картинного типа Xi и Xz с формированием настроечных картин Yi, Y2, Y3, Y4. Они по сн ют сущность работы устройства ло вычислению логических функций .

Устройство работает следующим образом .

Логическа  функци  от п бинарных изображений реализуетс  устройством по следующему закону

2

f(XiXn)U Tj

где Tj. Xi+...+Xk+Xk+l+...Xn+Yj Xi...XkXk+i...XnYj - j-й терм, составленный из пр мых (либо инверсных) операндов и j-ro настроечного изображени  разрешени  данного терма (т.е. если , то данный терм участвует в формировании f(Xi,..,Xn),

если же , то не участвует). Работа устройства заключаетс  в двойном накоплении: первый оптический триггер 4 служит дл  формировани  текущего терма Tj, вто5 рой 9 -дл  логического суммировани  сформированных термов.

Управл емый оптический инвертор (фиг.З) в зависимости от величины порогового сигнала на управл ющем входе 3 произ0 водит передачу пр мого изображени  Х|, если сигнал на входе 3 отсутствует, или Х|, Yi при наличии сигнала на входе 3. Работа данного блока основана на изменении (вращении ) плоскости пол ризации вращате5 лем 23 пол ризованного с помощью пол ризатора 22 изображени . Анализатор 24 выдел ет пр мое изображение Xi в случае , если плоскость пол ризации не изменена , в противном случае он инвертирует

0 подаваемое изображение.

При помощи первого оптического инвертора 2 подаваемые последовательно значени  текущих операндов Х2 и свое настроечное изображение YJ в зависимости

5 от значени  управл ющего сигнала на первом управл ющем входе 3 проход т либо пр мые, либо инверсные (если на входе 3 присутствует О, то изображени  пр мые, если 1 -то инверсные). При этом каждому

0 настроечному изображению Yj всегда на управл ющем входе 3 соответствует сигнал Г, т.е. формируетс  YJ.

Сн тием светового потока со второго 5 (четвертого 10) входа управлени  устройст5 ва достигаетс  сбрасывание, т.е. подготов- ка к формированию очередного терма (вычислению другой логической функции). Затвор 7 при помощи входа 8 срабатывает тогда, когда очередной терм изображений

0 полностью сформирован первым триггером 4. При этом сформированное изображение терма через затвор 7 записываетс  во второй оптический триггер 9, суммиру сь с значени ми предыдущих термов, затем затвор

5 7 закрываетс , а приведенный в состо ние О первый оптический триггер начинает формирование очередного терма изображений .

Отметим, что наличие в схеме второго

0 триггера 9 третьего светоделител  17 необ зательно .

Пример вычислени  логической функции от двух операндов Xi и Х2 рассмотрен на фиг.4. На оптический вход 1 устройства

5 подают четыре серии изображений Xi, X2 и Yi, j 14. На фиг.4 отмечено формирование адресов при считывании из оптического ЗУ всех требуемых изображений. Чтобы хранить адреса текущих изображений и осуществл ть выбор требуемой маски настроечного изображени , нужно иметь Iog2(n+1) разр дов Э (данное число округл етс  до ближайшего большего числа). В данном случае необходимо два таких разр да. Если, например, значение этих разр дов 00, то выбираетс  адрес Xi, если 01 - то Хз, если 10, то осуществл етс  выбор текущего значени  разрешающей маски YJ, дл  формировани  адресов которой нужно иметь дополнительно еще п разр дов. Хранение адресов Xj, YJ с соответствующей прошивкой можно осуществл ть с помощью ПЗУ, при каждом обращении к которому выдаётс  адрес подаваемого текущего операнда из оптического ЗУ на оптический вход уст- ройства. Синхронизаци  во времени подаваемых изображений совместно с подачей управл ющих сигналов на входы 3, 5, 8 и 10 приведена на фиг.4. Врем  инвертировани  текущего операнда (на Вх.З сигнал логиче- ской 1) строго соответствует времени подаваемого операнда.

Состо ние логической 1 на входе 5 необходимо дл  накоплени  суммы формировани  всего текущего терма. Если осуще- ствлен перебор.всех операндов ,и соответствующего настроечного изображени , инверси  всей логической суммы при помощи инвертора б (фиг.1) записываетс  (суммируетс ) вторым оптическим тригге- ром 9 при помощи открытого на необходимое врем  затвора 7, на вход 8 которого подаетс  код. 1. Сброс первого триггера 4 дл  формировани  следующего терма осуществл етс  при помощи сброса входа 5. Если все термы перебраны сбросом сигнала , на входе 10 осуществл етс  подготовка

..

устройства к вычислению другой логической функции.

Отсутствие в устройстве блоков, имеющих дискретную структуру, обуславливает высокую разрешающую способность устройства , котора  определ етс  характеристиками вход щих в его состав оптических элементов. Отсутствие гальванических св зей между элементами устройства обеспечивает высокую надежность и помехозащищенность устройства.

Claims (1)

1. Формула изобретени  Оптоэлектронное устройство дл  логической обработки изображений, содержащее первый и второй блоки формировани  логических функций, причем оптический выход второго блока формировани  логических функций  вл етс  выходом устройства, отличающеес  тем, что, с целью повышени  точности устройства, первый и второй блоки формировани  логических функций выполнены соответственно в виде первого и второго оптических триггеров, в устройство введены первый и второй оптические инверторы и оптический затвор, первый оптический инвертор, первый оптический триггер, второй оптический инвертор , оптический затвор и второй оптический триггер последовательно оптически св заны, оптический вход первого оптического инвертора  вл етс  входом устройства , а входы управлени  первого оптического инвертора, первого оптического триггера, оптического затвора и второго оптического триггера  вл ютс  соответственно первым - четвертым входами управлени  устройства.

   Фиг. 1

   22

   UBx

   ЗА

   23

   24

   Звь

   /х

   Фиг.З

   ых

   №к,вхЗ 0 Hex,