SU1709551A1 - Устройство преобразовани сигналов дл каналов тональной частоты - Google Patents

Abstract

Изобретение относитс  к технике св зи и может быть использовано в.системах передачи данных и телемеханики. Цель - повышение помехоустойчивости. Устр-во содержит на передающей стороне скремб- лер 1, кодеры 2-4, модул тор 5, сглаживающий фильтр 6. ЦАП 7, ФНЧ 8, a на приемнойстороне ПФ 15, АРУ 16, АЦП 17, демодул тор 18, ФНЧ 19, адаптивный корректор 20, умножитель дл  подстройки фазы сигналов 21, декодер Витерби 22, дифференциальный декодер 23, дескремблер 24, блок обнаружени  и вычислени  ошибок 25, блок управлени  фазой 26, блок сопр жени  27, умножитель дл  подстройки фазы ошибок 28, блок управлени  АРУ 29, блок управлени  синхронизацией 30. Цель достигаетс  введением на передающей стороне регистра сдвига 9, буферного регистра 10, блока быстрого преобразовани  Фурье 1, параллельно-последовательного регистра 12 и блока генераторного оборудовани  13, a на приемной стороне регистра сдвига 31, буферного регистра 32, блока обратного преобразовани  Фурье 33, параллельно- последовательного регистра 34 и приемника сигналов цикловой синхронизации 35. За счет введенных блоков в устр-ве из сигнальных точек составл етс  блок из N элементов, производитс  вычисление N отсчетов спектра этого блока и их последовательна  передача. 1 ил.'•' ^^I01ел

Description

Изобретение относитс  к технике электросв зи и может быть использовано в системах передачи дискретной информации данных и телемеханики.

Цель изобретени  - повышение помехоустойчивости устройства.

На чертеже представлена функциональна  электрическа  схема устройства преобразовател  сигналов дл  каналов тональной частоты,

Устройство преобразовани  сигналов дл  каналов тональной частоты (УПС) содержит скремблер 1, дифференциальный кодер 2, сверточный кодер 3, координатный кодер 4, модул тор 5, сглаживающий фильтр 6, цифроаналоговый преобразователь (ЦАП)

7,аналоговый фильтр низкой частоты (ФНЧ)

8,первый регистр сдвига 9, первый буферный регистр 10, блок быстрого преобразовани  Фурье (БПФ) 11, первый параллельно-последовательный регистр (ППР) 12, блок генераторного оборудовани  (ГО) 13, формирователь синхросигнала 14, полобовой фильтр 16, автоматический регул тор усилени  (АРУ) 16, аналого-цифровой преобразователь (дЦп) 17, демодул тор 18, цифровой фильтр низкой частоты 19, адаптивный корректор 20, умножитель дл  подстройки фазы сигна ой (УПФС) 21, декодер Витерби 22, дифференциальный декодер 23, дескрёмблер 24, блок обнаружени  и вычислени  ошибок (ОВО) 25, блок управлени  фазой 26, блок сопр жени  27, умножитель дл  подстройки фазы ошибок (УПФО) 28, блок управлени  АРУ 29, блок управлени  синхронизацией 30, второй регистр сдвига 31, второй буферный регистр 32, блок обратного преобразовани  Фурье (ОБПФ) 33. второй параллельно-последовательный регистр 34, приемник сигналов цикловой синхронизации (ПСЦС) 35.

Устройство работает следующим образом .

Передаваемые данные поступают на вход скремблера 1, на выходе которого получаетс  псевдослучайна  последовательность , подаваема  на дифференциальный кодер 2 дл  относительного кодировани . Выходна  последовательность дифференциального кодера 2 разделена на шести биты, из которых в сверточком кодере 3 образуетс  семибит с четырьм  не кодированными битами. После сверточного кодировани  семибиты поступают в координатный кодер 4, где определ ютс  координаты передаваемой точки из сигнат ного созвезди . На выходе координатного кодера 4 информаци  мен етс  со скоростью манипул ции, С этой же скоростью она записываетс  в первый регистр сдвига 9, на

тактовый вход которого подаетс  частота сдвига, равна  скорости манипул ции. В первом регистре сдвига 9 происходит формирование блока из N передаваемых сигнальных точек созвезди . Когда блок сформирован он. переписываетс  в первый буферный регистр 10, на тактовый вход которого подаетс  частота в N раз меньше скорости манипул ции, а первый регистр сдвига 9 подготавливает новый блок. С помощью блока БПФ 11 производитс  дискретное преобразование Фурье информационного блока, наход щегос  в буферном регистре 10. Вычисл етс  спектр информационного блока и отсчеты этого спектра записываютс  в первый ППР 12. В этот же регистр одновременно записываетс  синхросигнал, поступающий от формировател  синхросигнала 14. Вс  эта информаци , получаема  в первом ППР 12, последовательно подаетс  на модул тор 5, где происходит перенос отсчетов спектра сигнала и синхронизации в полосу частот канала тональной частоты. Сглаживающий фильтр 6 осуществл ет оптимальное согласование передаваемых сигналов с шириной полосы канала ТЧ. В ЦАП 7 сигнал преобразуетс  в аналоговую форму. Аналоговый ФНЧ 8 отфильтровывает побочные продукты дискретизации ЦАП 7. Теперь информаци  о сигнальном блоке передаетс  по канапу в течение N периодов манипул ции без уменьшени  скорости передачи Данных и чем больше длина блока N из передаваемых точек сигнального созвезди , тем выше помехоустойчивость,

В данном случае происходит расширение базы сигналов, при котором полоса частот сигналов остаетс  посто нной и определ етс  полосой канала ТЧ, а длительность передачи сигнальной точки увеличиваетс  в N раз.

Дл  правильного определени  границ цикла, в котором передаетс  полна  информаци , о блоке сигнальных точек, служит синхросигнал, формируемый в передающей части УПС и выдел емый в приемной части с помощью ПСЦС 35. Он позвол ет поблочно синхронизировать работу передатчика и приемника. Чтобы выделить врем  дл  передачи синхросигнала, скорость манипул ции на выходе передающей части несколько увеличиваетс , но при этом врем  передачи цикла остаетс  прежним. Скорость манипул ции на выходе передающей части задаетс  с помощью тактовой частоты , подаваемой на второй тактовый вход первого ППР 12 от блока генераторного оборудовани  13./

На входе приемной части УПС сигнал из канала ограничиваетс  полосовым фильтром 12 дл  более эффективной работы АРУ 16, которое поддерживает средний уровень сигнала посто нным с помощью блока управлени  АРУ 29. В АЦП происходит дискретизаци  и квантование сигналов в цифровую форму. В демодул торе 18 осуществл етс  перенос спектра принимаемых сигналов в низкочастотную область, а ФНЧ 1i9 отфильтровывает высокочастотные компоненты после демодул ции. Блок управлени  синхронизацией 30 осуществл ет тактовую подстройку. Адаптивный корректор 20 производит компенсацию межсимвольной интерференции. С выхода адаптивного корректора 20 откорректированный сигнал поступает на второй регистр сдвига 31 и одновременно в ПСЦС 35. Последний осуществл ет цикловую синхронизацию дл  правильного определени  границ цикла передачи информации о блоке сигнальных точек. Аналогично тому, как это сделано в передающей части, во втором регистре сдвига 31 накапливаетс  блок принимаемых отсчетов спектра, который затем переписываетс  во второй буферный регистр 32. Затем производитс  обратное дискретное преобразование Фурье в блоке ОБПФ 33. на выходе которого имеетс  уже N сигнальных точек, записываемых во второй ППР 34. Тактовые частоты, необходимые дл  работы зtиx регистров, выдаютс  из ПСЦС 35. На выходе второго ППР 34 кажда  сигнальна  точка обрабатываетс  отдельно, последовательно поступа  на УПФС 21, который совместно с блоком управлени  фазой 26 осуществл ет компенсацию частотного сдвига и фазового джиггера. Блок обо 25 определ ет величину ошибок и подает их значение в блок управлени  фазой 26 и УПФО 28, который подстраивает фазу ошибок дл  адаптивного корректора. Декодер Витерби 22 выносит окончательное решение о прин том шестибите по процедуре, основанной на правиле максимального правдоподоби . Дифференциальный декодер 23 осуществл ет относительное декодирование шестибита и дескремблер 24 собирает биты в правильном пор дке.

Claims (1)

1. Формула изобретени  Устройство преобразовани  сигналов дл  каналов тональной частоты, содержащее на передающей стороне последоватёльно соединенные скремблер, дифференциальный кодер, сверточный кодер и координатный кодер, последовательно соединенные модул тор, сглаживающий фильтр, цифроаналоговый преобразователь

   и аналоговый фильтр низкой частоты, а на приемной стороне - последовательно соединенные полосовой фильтр, автоматический регул тор усилени  (АРУ), аналого-цифровой преобразователь, демодул тор, цифровой фильтр низкой частоты и адаптивный корректор , последовательно соединенные умножитель дл  подстройки фазы сигналов, декодер Витерби, дифференциальный декодер и дескремблер, а также блок управлени  АРУ, вход которого подключен к выходу аналого-цифрового преобразовател , второй вход которого соединен с выходом блока управлени  синхронизацией, вход которого соединен с выходом цифрового фильтра низкой частоты, выход блока управлени  АРУ соединен с вторым входом АРУ, выход умножител  дл  подстройки фазы сигналов соединен также с первым входом блока обнаружени  и вычислени  ошибок, второй вход которого соединен с вторым выходом декодера Витерби, первый выход блока обнаружени  и вычислени  ошибок соединен с входом блока управлени  фазой, выход которого соединен с первым входом умножител  дл  подстройки фазы сигналов и входом блока сопр жени , выход которого соединен с первым входом умножител  дл  подстройки фазы ошибок, второй вход которого соединен р вторым выходом блока обнаружени  и вычислени  ошибок, выход умножител  дл  подстройки фазы ошибок соедине{1 с вторым входом адаптивного корректора , отличающеес  тем, что, с целью повышени  помехоустойчивости, на передающей стороне введены последовательно соединенные первый регистр сдвига , первый вход которого соединен с выходом координатного кодера, первый буферный регистр, блок быстрого преобразовани  Фурье и первый параллельнопоследовательный регистр, выход которого соединен с входом модул тора, а также формирователь синхросигнала, выход которого соединен с вторым входом первого параллельно-последовательного регистра, и блок генераторного оборудовани , первый, второй , третий, четвертый и п тый выходы которого соединены соответственно с вторыми входами, первого регистра сдвига и первого буферного регистра, входом формировател  синхросигнала и третьим и четвертым входами первого параллельнопоследовательного регистра, а на приемной стороне введены последовательно соединенные второй регистр сдвига, второй буферный регистр, блок обратного преобразовани  Фурье и второй параллельно-последовательный регистр, выход которого соединен с вторым входом умножител 

   7 17095518

   дл  подетройхи фазы сигналов, а также при-сигналов цикловой синхронизации соединеемник сигналов цикловой синхронизации,ны соответственно с вторыми входами втовход которого объединен с первым входомрого регистра сдвига и второго буферного

   второго регистра сдвига и подключен к вы-регистра, вторым и третьим входами второходу адаптивного корректора, первый, вто-5 го параллельно-последовательного регирой , третий и четвертый выходы приемникастра.