SU1709336A1 - Устройство дл моделировани систем массового обслуживани - Google Patents

Abstract

Изобретение относитс  к специализированным средствам вычислительной техники и предназначено дл  моделировани  работы систем массового обслуживани . Цель изобретени  - расширение функциональных возможностей за счет моделировани  ограничени  времени обслуживани . Устройство содержит триггер, элементы ИЛИ, группу элементов ИЛИ, две группы элементов И, два коммутатора, элемент НЕ, два блока пам ти, дешифратор, группу генераторов случайных импульсов, счетчики импульсов, блок вычитани , схемы сравнени , элементы задержки. В устройстве моделируетс  дисциплина обслуживани  типа "первый пришел - первый обслужен" с пам тью времени поступлени  за вки на обслуживание. 1 ил.(Лс

Description

Изобретение относитс  к специализированным средствам вычислительной техники и предназначено дл  моделировани  процесса обслуживани  одним прибором нескольких потоков за вок равного приоритета и различных законов обслуживани  и может быть использовано дл  моделировани  систем массового обслуживани .

Известно устройство дл  моделировани  систем массового обслуживани , содержащее группу элементов И, группу генераторов случайных импульсов, триггер, первый и второй элементы ИЛИ, причем входы элементов И  вл ютс  входами устройства , а выходы соединены с входами запуска соответствующих генераторов случайных импульсов, выходы которых  вл ютс  выходами обслуженных за вок устройства .

Недостатками данного устройства  вл ютс  сложность конструкции и узкие функциональные возможности.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  моделировани  систем массового обслуживани , содержащее группу элементов И, первые входы которых  вл ютс  информационными входами устройства, а выходы соединены соответственно с входами запуска генераторов случайных импульсов группы , выходы которых  вл ютс  выходами обслуженных за вок устройства, триггер, первый и второй элементы ИЛИ, выходы элементов И группы соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом триггера, выход которого подключен к вторым входам элементов И группы, выходы генераторов случайных импульсов группы подключены к входам второго элемента ИЛИ, выход которого соединен с вторым входом триггера.

Недостатком известного устройства  вл етс  узость функциональных возможностей , так как прототип позвол ет моделировать лишь системы массового обслуживани  с отказами, не позвол  , например , моделировать системы массового обслуживани  с отказами и ожиданием.

Целью изобретени   вл етс  расширение функциональных возможностей путем моделировани  ограничени  времени ожидани  обслуживани .

Поставленна  цель достигаетс  тем, что в устройство дл  моделировани  систем массового обслуживани , содержащее первую группу элементов И, первый и второй элементы ИЛИ, триггер и группу генераторов случайных сигналов, причем первые входы элементов И первой группы  вл ютс  информационными входами устройства, вторые входы объединены и соединены с пр мым выходом триггера, а выходы соединены с входами первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, выходы генераторов случайных импульсов группы  вл ютс  выходами обслуженных за вок устройства и соединены с входами второго элемента ИЛИ, введены втора  и треть  группы элементов ИЛИ с третьего по п тый, два коммутатора, два блока пам ти, дешифратор, два счетчика импульсов, два элемента задержки, две схемы сравнени , таймер, блок вычитани , элемент НЕ, группа элементов ИЛИ и четыре элемента И, причем информационные входы устройства соединены соответственно с информационными входами первого коммутатора и с входами третьего элемента ИЛИ, выход которого и инверсный выход триггера соединены соответственно с первым и вторым входами третьего элемента И, выход которого подключен через первый элемент задержки к счетному входу первого счетчика импульсов, а непосредственно - к управл ющему входу второго коммутатора и к первому входу четвертого элемента ИЛИ, выход которого подключен к входам записи первого и второго блоков пам ти, адресные входы которых соединены с выходами второго коммутатора, выходы таймера подключены к информационным входам второго блока пам ти и к информационным входам первой группы блока вычитани , информационные входы второй группы которого подключены соответственно к выходам второго блока пам ти, а выходы соединены соответственно с информационными входами первой группы первой схемы сравнени .

информационные входы второй группы которой  вл ютс  входами задани  времени ожидани  устройства, выход Равно первой схемы сравнени  и выход элемента НЕ

соединены соответственно с первым и вторым входами второго элемента И, выход которого подключен к первому входу п того элемента ИЛИ и к объединенным первым входам элементов И второй группы, выходы

0 которых  вл ютс  выходами необслуженных за вок устройства, а вторые входы элементов И второй группы соединены соответственно с выходами первого блока пам ти, с одноименными первыми входами

5 элементов И третьей группы и с входами дешифратора, выход второго элемента ИЛИ соединен с первым входом третьего элемента И, с вторым входом п того элемента ИЛИ и с вторыми входами элементов И третьей

0 группы, выход третьего элемента И соединен с единичным входом триггера, второй вход третьего элемента И подключен к входу элемента НЕ и к выходу дешифратора, выходы элементов И первой и третьей групп

5 соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которых подключены к входам запуска соответствующих генераторов случайных импульсов группы, разр дные выходы первого и второго счетчиков имп.ульсов соединены соответственно с первыми и вторым информационными входами второго коммутатора и второй схемы сравнени , выход Не равно которой и выход п того элемента ИЛИ соединены соответственно с первым и вторым входами четвертого элемента И, выход которого подключен через первый элемент задержки к счетному входу второго счетчика импульсов,

0 а непосредственно - к второму входу четвертого элемента ИЛИ и к управл ющему входу первого коммутатора, информационные входы второй группы которого подключены к шине нулевого потенциала, а выходы

5 соединены соответственно с информационными входами первого блока пам ти.

На чертеже приведена структурна  схема устройства.

Устройство содержит триггер 1, первый

0 2, второй 3, третий 4, п тый 5 и четвертый 6 элементы ИЛИ, первую 7, третью 8 и вторую 9 группы элементов И, первый 10 и второй 11 коммутаторы, первый 12 и второй 13 блоки пам ти, дешифратор 14, группу 15 генераторов случайных имгГульсов, второй 16 и первый 17 счетчики импульсов, второй 18 и первый 19 элементы задержки, первую 20 и вторую21 схемы сравнени , таймер 22, блок вычитани  23, элемент24 НЕ, группу 25 элементов ИЛИ, третий 26, четвертый 27, первый 28 и второй 29 элементы И, информационные 30 входы, выходы 31 обслуженных и необслуженных 32 за вок, вход 33 задани  времени ожидани .

В исходном состо нии триггер 1 в единичном состо нии (на пр мом выходе - единичный потенциал), счетчики 16 и 17 - в нулевом состо нии, все  чейки блоков пам ти 12 и 13 обнулены, таймер также в нулевом состо нии. При отсутствии (например, в исходном состо нии) управл ющих единичных сигналов на управл ющих входах коммутаторов 10 и 11 они соответственно коммутируют на свои выходы сигналы с входа 30 и счетчика 16.

Вербальна  модель работы устройства.

Триггер моделирует состо ние обслуживающего прибора: единичное состо ние триггера соответствует свободному прибору , нулевое - зан тому прибору обслуживани . Поступающие в виде коротких импульсов за вки по входам 30 (число и номер входа соответствует номеру канала обслуживани ) поступают в устройство, в котором при свободном обслуживающем приборе запускают соответствующий генератор случайных импульсов, моделирующий распределение длительности обслуживани  за вок данного потока. Одновременно за вка, поступающа  на обслуживание , переводит триггер в нулевое состо ние, моделиру  зан тость обслуживанием данной за вки. После окончани  ее обслуживани  соответствующий генератор случайных импульсов выдает импульс на выходе, поступающий пользователю и фиксирующий факт обслуживани  за вки данного потока, а также устанавливающий триггер вновь в единичное состо ние, регистрирующий освобождение обслуживающего прибора.

Когда очередна  за вка поступает на устройство до момента окончани  обслуживани  предыдущей за вки (т. е, в момент ее поступлени  прибор зан т), она запоминаетс  в первом блоке пам ти, и одновременно во втором блоке пам ти запоминаетс  абсолютное врем  ее поступлени  (формируемое таймером). Так происходит со всеми за вками, поступающими при зан том обслуживающем приборе. По окончании обслуживани  очередной за вки производитс  анализ наличи  за вки в первом блоке пам ти, ожидающей обслуживани . Если ее нет (буфер, моделируемый блоком пам ти первым - пуст), триггер устанавливаетс  в единичное состо ние, фиксиру  освобождение обслуживающего прибора. Если ожидающа  за вка есть, она поступает на обслуживание. Буфер устанавливаетс 

таким образом, что на выходе блока 12 пам ти за счет сигнала счетчика 16 присутствует всегда, (если она есть) очередна  за вка, поступивша  в буфер ранее остальных (сама  стара ), а на выходе блока 13 пам ти-абсолютное врем  ее поступлени . Это врем  вычитаетс  из текущего времени, формируемого таймером, и разность - длительность ожидани  самой старой за вки

0 сравниваетс  с максимально возможным временем ожидани . При превышении максимального времени ожидани  моделируетс  отказ в обслуживании данной за вки; с соответствующего выхода 32 пользователю

5 выдаетс  сигнал об отказе и номере потока, и соответствующа  за вка стираетс  из блоков пам ти, после чего на выходе их устанавливаетс  следующа  (по времени ожидани ) за вка. Таким образом, моделируетс  процесс обслуживани  за вок от нескольких (произвольного числа) потоков с независимыми временами обслуживани  и с ограниченным временем ожидани .

Всего возможны п ть различных событий, которые измен ют процесс функционировани  прибора обслуживани  (и моделирующего устройства): поступление за вки при свободном приборе; поступление за вки при зан том приборе; окончание

0 обслуживани  за вки прибором при пустом буфере; окончание обслуживани  за виi при непустом буфере; истечение времен--, ожидани  очередной за вки.

Рассмотрим перечисленные случаи и

5 работу устройства при возникновении соответствующих событий.

В первом состо нии (оно совпадает с исходным) открыты элементы И 7 и закрыт нулевым сигналом с инверсного выхода

0 триггера 1 элемент И 28, так что сигналы поступающей за вки с выхода элемента ИЛИ 4 не проход т через элемент И 28. Сигнал за вки с соответствующего входа 30 через соответствующий элемент И 7, через

5 соответствующий элемент ИЛИ 25 поступает на вход запуска соответствующего генератора 15, а также через элемент ИЛИ 2 устанавливает триггер 1 в нулевое состо ние . Как до, так и после поступлени  за вки

0 содержимое блоков пам ти: блока 12 (сигналы на его выходах) - нулевое; блока 13 произвольное . Содержимое счетчиков 16 и 17 - одинаковое.

Во втором случае (отличающеес  от первого тем, что в момент поступлени  за вки триггер 1 в нулевом состо нии) элементы И 7 закрыты нулевым сигналом с пр мого выхода триггера 1; поступающа  за вка формирует сигнал на выходе элемента ИЛИ 4, который, проход  через открытый сигналом

с инверсного выхода триггера 1 элемент И 28, поступает на управл ющий вход коммутатора 11, который по этому сигналу подключает на свои выходы счетчика 17, эти сигналы поступают на адресные входы блоков 12 и 13 пам ти. Тем же сигналом с выхода элемента И 28 через элемент ИЛИ 6 на блоки пам ти 12 и 13 поступают сигналы записи, таким образом, в блок 12 пам ти через коммутатор 10 по адресу, формируемому счетчиком 17, записываетс  вектор, представл ющий собой запись в единичном коде номера потока, по которому поступила данна  за вка, а в блок 13 пам ти записываетс  врем  (абсолютное) от таймера. После этого с задержкой, определ емой элементом 19, содержимое счетчика 17 увеличиваетс  на единицу, осуществл   подготовку к возможной записи в блоки пам ти по следующему адресу новой за вки, котора  может поступить в интервале зан тости обслуживающего прибора.

В третьем случае (окончание обслуживани  за вки при пустом буфере) окончание обслуживани  за вки некоторого потока вызывает по вление на соответствующем выходе определенного генератора 15 положительного короткого импульса, который поступает пользователю по выходу 31, фиксиру  окончание обслуживани  за вки данного потока, и через элемент ИЛИ 3 поступает на вход элемента И 26. Когда буфер пуст, на выходе блока пам ти 12 - нулевой код (как будет показано ниже, после обслуживани  или после отказа в обслуживании соответствующа   чейка блока 12 обнул етс ), поэтому с выхода дешифратора 14, настроенного на нулевую кодовую комбинацию, на вход элемента И 26 поступает разрешающий сигнал, по которому импульс с выхода элемента ИЛИ 3 через элемент И 26 поступает на вход триггера 1 и устанавливает его в единичное состо ние, фиксиру  факт освобождени  обслуживающего прибора.

В четвертом случае (окончание обслуживани  при непустом буфере) с выхода дешифратора 14 на элемент И 26 не поступает разрешающего сигнала, поэтому импульс окончани  за вки с выхода элемента ИЛИ 3 не проходит через элемент И 26. Однако этот импульс проходит в качестве разрешающего на группу элементов И 8, через I OTOрую и далее через группу элементов ИЛИ 25 на входы группы генераторов случайных импульсов 15 поступает вектор с блока 12 пам ти , соответствующий самой старой из поступивших и ожидающих обслуживани  за вок. Этот вектор (в любом случае он содержит лишь одну единицу в своем составе.

место которой соответствует номеру потока данной за вки) запускает соответствующий генератор из группы 15, осуществл   тем самым начало обслуживани  самой старой из за вок, содержащихс  в буфере. Этот же импульс (с выхода элемента ИЛИ 3) через элемент ИЛИ 5 поступает на вход управлени  коммутатора 10, чем осуществл етс  переключение выходов коммутатора на

0 его входы, соединенные с нулевой шиной устройста, и через элемент ИЛИ 6 - на вход записи блоков пам ти 12 и 13, таким образом осуществл етс  обнуление соответствующей  чейки пам ти в блоке 12 и запись

5 текущего времени от таймера в блок 13 (данное врем ) в дальнейшем не оказывает вли ни  на работу устройства, так как соответствующа  ему  чейка блока пам ти 12 имеет нулевое значение).

0 Когда содержимое счетчиков 16 и 17 не одинаково (буфер содержит необслуженные за вки) с выхода Не равно схемы сравнени  21 поступает на элемент И 27 разрешающий сигнал, по которому с выхода

5 элемента ИЛ И 5 через элемент И 27 импульс поступает с некоторой задержкой (определ емой элементом 18) на счетный вход счетчика 16 и увеличивает его содержимое на единицу, подготавлива  к обслуживанию

0 новую за вку из буфера. Если содержимое одинаково, то буфер пуст и сигнал на инкрементирование счетчика 16 не поступает. В общем случае счетчик 16 всегда либо отстает по содержимому от счетчика 17, либо

5 равен ему, но никогда не опережает (это означало бы отрицательное число за вок в буфере).

В третьем режиме с выхода элемента ИЛИ 3 на элементы И 8 и ИЛИ 5 поступают

0 импульсы в момент окончани  обслуживани  за вки, но так как содержимое соответствующей  чейки блока 12 нулевое, это не оказывает вли ни  на работу устройства. В п том случае (истечение времени ожи5 Дани  очередной за вки) текущее врем  таймера становитс - больше времени поступлени  самой старой за вки на величину , котора  превышает установленное в схеме 20 сравнени  максимальное врем 

0 ожидани . При этом на выходе Равно схемы 20 формируетс  импульс. Если буфер не пуст (на выходе блока 12 - не нулевой вектор ), на выходе дешифратора 14 - нулевой сигнал, а на выходе элемента НЕ 24 - единичный, по которому импульс с выхода схемы 20 сравнени  проходит через элемент И 29 и поступает на вторые входы всех элементов И 9, поэтому импульсу вектор с выхода блока 12 поступает на выход 32, формиру  сигнал на том выходе, который

соответствует потоку, к которому принадлежит за вка, врем  ожидани  которой истекло.

Сигнал с выхода элемента И 29 поступает также на элемент ИЛИ 5, проход  через который осуществл ет (аналогично режиму четвертому) обнуление соответствующей  чейки блока 12 и запись текущего времени (не оказывающего вли ни  на работу устройства ) в соответствующую  чейку блока 13, а также - в зависимости от соотношени  содержимого счетчиков 16 и 17 - инкрементирование (или нет) счетчика 16.

Когда на входах 33 установлено нулевое сочетание сигналов (нулева  кодова  комбинаци ), работа данного устройства совпадает с работой устройства-прототипа.

Таким образом, устройство позвол ет реализовать моделирование не только систем массового обслуживани  с отказами, но и систем массового обслуживани  с ограниченным временем ожидани , которое может быть произвольно установлено в любых требуемых пределах.

Claims (1)

1. .Формула изобретени 

   Устройство дл  моделировани  систем массового обслуживани , содержащее первую группу элементов И, первый и второй элементы ИЛИ, триггер и группу генераторов случайных сигналов, первые входы элементов И первой группы  вл ютс  информационными входами устройства, вторые входы элементов И первой группы соединены с пр мым выходом триггера, а выходы - с входами первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, выходы генераторов случайных импульсов группы  вл ютс  выходами обслуженных за вок устройства и соединены с входами второго элемента ИЛИ, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет моделировани  ограничени  времени ожидани  обслуживани , оно дополнительно содержит вторую и третью группы элементов И, с третьего по п тый элементы ИЛИ, два коммутатора, два бл.ока пам ти, дешифратор , два счетчика импульсов, два элемента задержки, две схемы сравнени , таймер, блок вычитани , элемент НЕ, группу элементов ИЛИ и четыре элемента И, причем информационные входы устройства соединены соответственно с информационными входами первой группы первого коммутатора и с входами третьего элемента ИЛИ, выход которого и инверсный выход триггера соединены соответственно с первым и вторым входами первого элемента И, выход которого подключен к управл ющему входу второго коммутатора, к первому входу четвертого элемента ИЛИ и входу первого элемента задержки, выход которого подключен к счетному входу первого счетчика импульсов , выход четвертого элемента ИЛИ - к входам записи первого и второго блоков

   пам ти, адресные входы которых соединены с выходами второго коммутатора, выходы таймера подключены к информационным входам второго блока пам ти и к информационным входам первой группы

   0 блока вычитани , информационные входы второй группы которого подключены соответственно к выходам второго блока пам ти , а выходы соединены соответственно с информационными входами первой группы

   5 первой схемы сравнени , информационные входы второй группы которой  вл ютс  входами задани  времени ожидани  устройства , выход Равно первой схемы сравнени  и выход элемента НЕ соединены соответственно с первым и вторым входами второго элемента И, выход которого подключен к первому входу п того элемента ИЛИ и к первым входам элементов И второй группы, выходы которых  вл ютс  выходами необс5 луженных за вок устройства, а вторые входы элементов И второй группы соединены соответственно с выходами первого блока пам ти, с одноименными первыми входами элементов И третьей группы и с входами

   О дешифратора, выход второго элемента ИЛИ соединен с первым входом третьего элеме та И, с вторым входом п того элемента ИЛИ и с вторыми обьединенными входами элементов И третьей группы, выход третьего

   5 элемента И - с единичным входом триггера ,а второй вход третьего элемента И подключен к входу элемента НЕ и к выходу дешифратора, выходы элементов И первой и третьей групп соединены соответственно с

   0 первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которых подключены к входам запуска соответствующих генераторов случайных импульсов группы , разр дные выходы первого и второго

   5 счетчиков импульсов соединены соответственно с первыми и вторыми информационными входами второго коммутатора и второй схемы сравнени , выход Неравно которой и выход п того элемента ИЛИ соединены соответственно с первым и вторым входами четвертого элемента И, выход которого через первый элемент задержки соединен со счетным входом второго счетчика импульсов, выход п того элемента ИЛИ - с вторым входом

   5 четвертого элемента ИЛИ с управл ющим входом первого коммутатора, информационные входы второй группы которого подключены к шине нулевого потенциала, а выходы соединены соответственно с информационными входами первого блока пам ти.