SU1698880A1 - Power supply system for n loads - Google Patents
Power supply system for n loads Download PDFInfo
- Publication number
- SU1698880A1 SU1698880A1 SU894799535A SU4799535A SU1698880A1 SU 1698880 A1 SU1698880 A1 SU 1698880A1 SU 894799535 A SU894799535 A SU 894799535A SU 4799535 A SU4799535 A SU 4799535A SU 1698880 A1 SU1698880 A1 SU 1698880A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- outputs
- inputs
- power supply
- block
- Prior art date
Links
Landscapes
- Power Sources (AREA)
Abstract
Изобретение относитс к электротехнике и может использоватьс в качестве системы электропитани дл большого количества нагрузок. Цель повышение надежности при улучшении массогабаритных характеристик. Цель достигаетс тем, что систему, содержащую первичный преобразователь, питающий N источников поочередного включени , программный логический узел, обеспечивающий режим работы формировател временных интервалов с учеток текущего состо ни датчика выходного параметра, и N датчиков выходного параметра, соединенных выходами с входами программного логического узла, введены, управл емые, шунтирующие нагрузку, ключи и формирователь временных интервалов, выходами соединенный с входами упом нутых ключей и дополнительными входами программного логического узла, один из которых соединен с выходом датчика выходного параметра первичного преобразовател . 5 з,п. ф-лы, 3 ил. iThe invention relates to electrical engineering and can be used as a power supply system for a large number of loads. The goal of improving reliability while improving weight and size characteristics. The goal is achieved by the fact that a system containing a primary converter that feeds N alternate turn-on sources, a software logic node that provides a mode for the time interval generator from the current sensor status of the output parameter, and N output parameter sensors connected by outputs to the software logic node inputs, input, controlled, shunt load, keys and driver of time intervals, outputs connected to the inputs of the mentioned keys and additional inputs ogrammnogo logical node, one of which is connected to the output of the primary sensor output parameter of the transducer. 5 з, п. f-ly, 3 ill. i
Description
Изобретение относитс к электротехнике и может быть использовано в качестве системы электропитани комплекса радиоэлектронной аппаратуры, содержащего в общем случае N нагрузок .The invention relates to electrical engineering and can be used as a power supply system for a complex of electronic equipment containing, in general, N loads.
Цель изобретени - повышение надежности при улучшении массогабарит- ных характеристик.The purpose of the invention is to increase reliability while improving weight and size characteristics.
На фиг.1 представлена обща блок- схема системы электропитани , на фиг.2 и 3 блок-схема и принципиальные схемы вход щих узлов-и блоков .Fig. 1 is a general block diagram of the power supply system; Figures 2 and 3 are a block diagram and circuit diagrams of the incoming nodes and blocks.
Система электропитани (фиг. 1) содержит первичный преобразователь 1,The power supply system (FIG. 1) contains a primary converter 1,
выход которого соединен с входами источников питани 2.1 - 2.N, выходы которых соединены с выводами дл подключени нагрузки 3.1 - 3.N, причем каждый источник содержит включенный силовыми выводами во входную силовую шину регулирующий элемент (РЭ) , управл ющим входом соединенный с выходом управл ющего узла 5, выходной фильтрующий узел 6, включенный выходом РЭ и выводом дл подключени нагрузки 3.N датчиков 7.1 - 7.N выходного параметра (ЛВП), выдающих сигналы C.I - C.N, программный логический узел (ПЛУ) 8, при этом введены N-1 управл емых шуно сЬ ооthe output of which is connected to the inputs of the 2.1 - 2.N power supplies, the outputs of which are connected to the leads for connecting the load 3.1 to 3.N, each source containing a control element (RE) connected by the power leads to the input power bus, the control input connected to the output control node 5, output filtering node 6, switched on by the output of the operating element and the output for connecting the load 3.N sensors 7.1-7.N output parameter (HDL), producing signals CI - CN, program logic node (PLD) 8, at the same time entered N-1 controlled shuno cb oo
оо ооoo oo
тирующих ключей (УШК) 9.2-9.N, включенных параллельно нагрузкам 7.2 - 7.N источников поочередного выключени от 2.N до 2.2 (источник 2,1 не содержит УШК и выключаетс последним ) .9.2-9.N, connected in parallel with loads 7.2 to 7.N of alternate shutdown sources from 2.N to 2.2 (source 2.1 does not contain the UShK and is turned off last).
Введен также формирователь временных интервалов (ФВИ) 10 ДВП первичного преобразовател 11, выход которого образует дополнительный вход ПЛУ С0, а N выходов ФВИ А - A.N соединены с дополнительными N входами ПЛУ, при этом N-1 выходов ФВИ от А2 до A.N соединены соответственно с входами УШК 7.2-7.N.A shaper time interval (PVI) 10 DVP of the primary converter 11 was also introduced, the output of which forms an additional input to the PLO C0, and the N outputs of the PVI A - AN are connected to the additional N inputs of the PLU, while the N-1 outputs of the PVI from A2 to AN are connected respectively to USHK inputs 7.2-7.N.
На фиг.2 дан пример системы, где ФВИ выполнено в виде задающего генератора (ЗГ) 12, подключенного к входу ключевого элемента (КЗ) 13, выходом соединенного с основным входом делител 1 частоты (ДЧ), подключенного выходом к входу блока 15 сдвигающих регистров (БСД) , выходы которого и образуют выходы ФВИ А.1т A.N, а ПЛУ 8 выполнен состо щим из блока 16 запуска (БЗ) , блока 17 перестройки (БП) и блока 18 аварийных сигналов (БАС), выходы которых соединены соответственно с управл ющими входами КЗ, ДЧ и дополнительными входами блока сдвиговых регистров , обеспечива соответственно поступление на эти входы сигналов Bi, Fi и Di (D.1-D.N-1): на входы БЗ, БП и БАС соответственно поступают сигналы: общего управлени А0, с выходов ФВИ - A,-A,N, с выходов ДВП - C.1-C.N.Figure 2 shows an example of a system where the FVI is made in the form of a master oscillator (SG) 12 connected to the input of a key element (SC) 13, the output connected to the main input of a frequency divider 1 (QH) connected to the input to the input of the shift register unit 15 (BSD), the outputs of which form the outputs of the FVI A.1t AN, and the PLU 8 is made up of a start-up unit 16 (BZ), an adjustment unit 17 (BP) and an alarm unit 18 (BAS), whose outputs are connected respectively inputs of KZ, DCH and additional inputs of the block of shift registers, providing willow, respectively, the input to these inputs of signals Bi, Fi and Di (D.1-DN-1): the inputs of the BS, BP and BAS, respectively, receive signals: general control A0, from the FVI outputs - A, -A, N, from the outputs Fiberboard - C.1-CN
На фиг.2 также раскрыто выполнение БСД 15 в виде последовательно по информационному тракту сдвигающих регистров 19, тактовые входы которых соединены с выходом ДЧ , выходы от 1 до 2.N попарно выводами К и 2.N - К+1 поданы на вход схем ИСКЛЮЧАЮЩЕЕ ИЛИ 20.1 - 20.N, выход первой из которых образует первый выход ФВИ (А4), а выходы последующих от 2 до N соединены с первыми входами коньюнкторов 21.1-21.(N-1), вторые входы которых образуют дополнительные входы БСД, а выходы кото- рых образуют остальные (N-1) выходов ФВИ (Afc-A.N)..Figure 2 also discloses the implementation of the BSD 15 in the form of serially along the information path of the shift registers 19, the clock inputs of which are connected to the output of the PM, the outputs from 1 to 2.N are paired with terminals K and 2.N - K + 1 fed to the input of EXCLUSIVE schemes OR 20.1 - 20.N, the output of the first of which forms the first output of the PVI (A4), and the outputs of the subsequent 2 to N are connected to the first inputs of the conjunctors 21.1-21. (N-1), the second inputs of which form additional inputs of the BSD, and the outputs of which form the remaining (N-1) outputs of the FVI (Afc-AN) ..
Система работает следующим об- разом.The system works as follows.
Исходным моментом включени системы вл етс включение первичного The starting point for switching on the system is to turn on the primary
00
5five
00
5five
00
5five
00
5five
00
5five
ПЛУ -0. ПриPLU-0. With
преобразовател 1 и подача на внешнего сигнала включени At поступлении на ПЛУ сигнала о выходе преобразовател 1 в режим С0 с ДВП 11 происходит запуск ФВИ сигналом Б с выхода ПЛУ, при этом сигналом F; с другого выхода ПЛУ устанавливаетс частота ФВИ, котора и определ ет временные интервалы процессов .transducer 1 and applying an external turn-on signal At on entering the PLU of the output signal of the transducer 1 to the C0 mode with fiberboard 11, the FVI is triggered by signal B from the output of the PLD, with the F signal; From the other output of the PLD, the frequency of the VWF is determined, which determines the time intervals of the processes.
Сигналы В« (В - B.N) выдаютс поочередно по мере поступлени в ПЛУ сигналов Cj (С - C.N). Включение ИП производитс поочередно сигналами А; (К { - A.N) с выхода ФВИ, поступающими на управл ющий узел соответствующего ИП. Signals B ' (B-B.N) are issued alternately as Cj (C-C.N) signals arrive in the PLD. Switching on the power supply is performed alternately with signals A; (K {- A.N) from the output of the FIR, arriving at the control node of the corresponding PI.
Интервалы времени между сигналами А на включение последующего ИП определ ютс , как правило, посто нной времени ИП предварительного включени , если нет дополнительных требований по времени подключени нагрузок . В св зи с этим дл оптимизации времени и включени блоком перестройки может устанавливатьс частота ДЧ (фиг.2) дл каждого ИП по предварительно заложенной в ПЛУ про- г ра мме.The time intervals between the signals A for switching on the subsequent CI are determined, as a rule, by the time constant of the pre-start CI if there are no additional requirements for the connection time of the loads. In this connection, to optimize the time and turn on by the tuning unit, the frequency of the QF can be set (Fig. 2) for each PI according to the pre-programmed frame.
Сигналы A.J формируютс в БСР с учетом состо ни системы как по включенным (выключенным) ИП, так и по ИП с аварийным состо нием в цепи нагрузки. С этой целью число выходов сдвигающих регистров составл ет 2.N, из.которых первые N выходов обеспечивают процесс включени , а остальные N выходов - процесс выключени . Попарно выходы включени и выключени (К и 2.N - К+1) поданы на схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом перва из этих схем выдает сигнал А на включение первого ИП, а выходы остальных схем поданы попарно с выходами БАС (сигналы V y) на схемы коньюнкторов, выходы которых выдают последующие сигналы .NK Выдача сигналов В последующего индекса происходит только при поступлении в ПЛУ сигнала С| Норма предшествующего индекса .The A.J signals are formed in the BSR, taking into account the state of the system, both by the switched-on (off) power supply unit and by the power supply unit with the emergency state in the load circuit. To this end, the number of shift register outputs is 2.N, of which the first N outputs provide an activation process, and the remaining N outputs provide a switching-off process. The on and off outputs (K and 2.N - K + 1) are paired to the EXCLUSIVE OR circuits, the first of these circuits giving out the signal A to turn on the first PI, and the outputs of the remaining circuits are given in pairs with the UAS outputs (V y signals) on the circuits of the conjunctors whose outputs give the subsequent signals .NK The output of the signals In the subsequent index occurs only when the signal C | The rate of the preceding index.
Процесс выключени ИП с индексами от до i 2 обеспечиваетс с помощью УШК , шунтирующими выходы 3.N - 3.2.The process of turning off the power supply with indices from to i 2 is provided by the UCS bypassing the outputs 3.N - 3.2.
При аварии в нагрузке ИП с индексом i К система возвращаетс в исходное состо ние по программеIn the event of an accident in the load of the IP with the index K
включени - выключени с помощью специально сформированных в БАС сигналов D. Следовательно, при включении будут выключены ИП с i К-1, а при выключении - выключены все ИП /с i N-K. Реализаци такой программы позвол ет локализовать аварию в нагрузке одного из ИП и не допустить аварии в системе ИП благодар исключению непредусмотренных элект- рических св зей через аппаратуру.turn on - turn off with the help of signals D specially shaped in the UAS. Therefore, when turned on, the PI with i K-1 will be turned off, and when turned off, all PI / s and N-K are turned off. The implementation of such a program allows one to localize the accident in the load of one of the PIs and to prevent the accident in the PI system due to the elimination of unforeseen electrical links through the equipment.
Использование УШК позвол ет эф- фективно обеспечить два npoueccaj выключение системы при пропадании напр жени на выходе первичного пре образовател и выключение системы при аварии в нагрузках.The use of UShK makes it possible to effectively ensure two npoueccaj system shutdowns when the voltage at the output of the primary converter disappears and system shutdown in case of an accident in loads.
В первом случае д/1 обеспечени программируемого выключени необходима определенна величина выходного накопител первичного преобразовател , благодар которой поддерживаетс работоспособность ИП последующего включени . Использование УШК позвол ет существенно снизить времена выключени ИП и тем самым уменьшить выходной накопитель первичного преобразовател .In the first case, the d / 1 of providing programmable shutdown, a certain value of the output storage device of the primary converter is necessary, due to which the operability of the next turn-on power supply is maintained. The use of UShK allows to significantly reduce the turn-off time of the power supply and thereby reduce the output drive of the primary converter.
Во втором случае при аварии в нагрузке ИП -снижение с помощью УШК времен выключени ИП соответственно снижает веро тность возникновени не предусмотренных электрических св зей, что повышает общую надежность как системы питани , так и комплекса РЭА.In the second case, in case of an accident in the load of the power supply, reducing the time of switching off the power supply with the help of UShK, respectively, reduces the likelihood of unforeseen electrical connections, which increases the overall reliability of both the power supply system and the REA complex.
Работа ПЛУ конкретизируетс с помощью фиг.З.The operation of the PLD is specified using FIG.
БЗ содержит коньюнктор 22, на вход которого поступают сигналы А0, С0 и N схем ИСКЛЮЧАЮЩЕЕ ИЛИ 23, на входы которых поступают попарно CHI- налы А}, С с соответствующими индексами , а выходы через инверторыGC contains a conjugator 22, the input of which receives signals A0, C0 and N of the circuits EXCLUSIVE OR 23, the inputs of which receive the pairs CHI of A}, C with corresponding indices, and the outputs through inverters
-5-five
10ten
1515
2020
2525
30thirty
3535
4040
BAt. содержит набор N-1 коньюнкто ров 27 с возрастающим числом входо от 1 до N-1, которые соединены соо ветственно с выходами ВП от 1 до N-1, причем первый вход БАС и обр зует его первый выход. Функци , ре лизуема схемой БАС, описываетс в виде:BAt. contains a set of N-1 conjuncts 27 with an increasing number of inputs from 1 to N-1, which are connected respectively with the VP outputs from 1 to N-1, with the first UAS input and forming its first output. The function implemented by the UAS scheme is described as:
N-N-
а; .п с., ibut; .p with., i
что соответствует описанной выше р боте БАС.which corresponds to the ALS technology described above.
-БП может выполн тьс многовариа но в зависимости от конкретных тре ваний. В простейшем виде он выполн етс в виде набора схем ИСКЛЮЧАЮ ИЛИ 28, выходы которых образуют вы ходы БП, а входы которых соединены выходами блока 16 запуска с индекс ми i и i + К, где К - число источни поочередного включени - выключени с одинаковой длительностью.-BU can be performed in many ways, depending on the specific needs. In its simplest form, it is executed in the form of a set of EXCLUSIVE OR 28 circuits, the outputs of which form the outputs of the power supply unit, and whose inputs are connected by the outputs of the starting block 16 with the subscripts i and i + K, where K is the number of alternate on / off source with the same duration .
Такое построение БП реализует вклюцение системы с групповыми ско рост ми дл р да смежных по выключению ИН. При выходе из стро БАС или его частичном функционировании с помощы БП можно также реализоват заданное по длительност м выключени системы.Such a construction of a power supply unit implements the inclusion of a system with group rates for a number of adjacent ones for switching off the IN. When a UAS is terminated or partially functioning with the help of a power supply unit, it is also possible to implement the specified duration of the system shutdown.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894799535A SU1698880A1 (en) | 1989-12-07 | 1989-12-07 | Power supply system for n loads |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894799535A SU1698880A1 (en) | 1989-12-07 | 1989-12-07 | Power supply system for n loads |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1698880A1 true SU1698880A1 (en) | 1991-12-15 |
Family
ID=21500523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894799535A SU1698880A1 (en) | 1989-12-07 | 1989-12-07 | Power supply system for n loads |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1698880A1 (en) |
-
1989
- 1989-12-07 SU SU894799535A patent/SU1698880A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Г 1 71185, кл. G 05 F 1/577, 1988. Авторское свидетельство СССР IT 1198503, кл. G 05 F 1/577, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6367915A (en) | Clock generator | |
CA1241711A (en) | Low-pass filter circuit | |
SU1698880A1 (en) | Power supply system for n loads | |
US4360782A (en) | Maximum frequency detector | |
US4382694A (en) | Timepiece circuit for compensating time lag joined with reset releasing | |
US5245593A (en) | Clock producing apparatus for a pwm system digital to analog converter | |
SU1483439A1 (en) | Dc voltage parametric multiphase stabilizer | |
JP2962255B2 (en) | Phase control method in redundant configuration of clock system | |
RU1791925C (en) | Device for control of n-phase pulse voltage converter | |
SU1307607A1 (en) | Device for searching for call signals | |
SU758468A1 (en) | Device for control of multiphase pulse regulator | |
SU483680A1 (en) | Device for simulating communication systems | |
JPH10270999A (en) | Semiconductor device | |
JPS5636225A (en) | Phase comparing circuit | |
SU1169069A1 (en) | Stabilized d..c.voltage converter | |
SU855954A1 (en) | Multiphase multivibrator | |
JP2806661B2 (en) | Double loop type PLL circuit | |
US20050068083A1 (en) | Clock input circuit of microcomputer that can remove noise at high accuracy | |
RU2006066C1 (en) | Key voltage regulator with stepping-up of output voltage | |
SU1411952A1 (en) | Multiplier of pulse recurrence rate | |
SU961091A2 (en) | Apparatus for controlling stepping electric motor | |
SU1210188A1 (en) | Secondary electric power source | |
SU1157533A1 (en) | Multielement pulsed stabilizer | |
SU1432691A1 (en) | Overload-protected voltage converter | |
SU1394426A1 (en) | Frequency swing signal driver |