Формулаизобретения
Устройство межмашинной связи, содержащее блок сопряжения с системной
магистралью, генератор импульсов, селектор адреса, группу из п регистров передатчика (п - максимальное количество логических каналов), группу из η регистров приемника, блок прерываний, преобразователь параллельного кода в последовательный и преобразователь последовательного кода в параллельный, причем выход генератора импульсов соединен с входом синхронизации преобразователя параллельного кода в последовательный, выход которого является последовательным информационным выходом устройства, информационный вход-выход блока сопряжения с системной магистралью является информационным входом-выходом устройства, выход синхронизации ввода информации блока сопряжения с системной магистралью соединен с одноименными входами селектора адреса и блока прерываний, выход синхронизации вывода информации блока сопряжения с системной магистралью соединен с одноименными входами селектора адреса и блока прерываний, а также с входами синхронизации регистров передатчика, информационные выходы которых через общую шину данных соединены с первой группой информационных входов преобразователя параллельного кода в последовательный, выход синхронизации адреса и адресные выходы блока сопряжения-с системной ма-,_ гистралью соединены с одноименными входами селектора адреса, 1-й выход (ϊ = 1.....η)
первой группы выходов которого соединен с входом признака выдачи информации ί-го регистра приемника, информационные выходы которого через общую,шину данных соединены с входом-выходом данных блока сопряжения с системной магистралью, информационными входами регистров передатчика и информационными выходами’ остальных регистров приемника, выход признака подтверждения прерывания блока сопряжения с системной магистралью соединен с одноименным входом блока прерываний, выходы признака подтверждения прерывания и запроса прерывания которого соединены с одноименными входами блока сопряжения с системной магистралью, вход маски блока прерываний соединен через общую шину данных с входом-выходом данных блока сопряжения с системной магистралью, последовательный информационный вход устройства является информационным входом преобразователя последовательного кода в параллельный, первая группа информационных выходов которого соединена с информационным входом регистров приемника, а выход синхронизации подключен к одноименным вхо7
1683027
8
дам регистров приемника, выходы признака подтверждения операций селектора адреса и блока прерываний ^соединены с первым и вторым одноименными входами блока сопряжения с системной магистралью, соответственно вторая Жуппа выходов селектора адреса соединена спадом Адреса блока прерываний, Ι-й вымшд.третбе^^чруппы информационных вводов (^лектора адреса соединен с входом выбора 1-го регистра передатчика, отличающееся тем, что, с целью сокращения аппаратных затрат, в него введены два дешифратора, два коммутатора, элемент И, группа из η триггеров и шифратор’приоритета, причем вторая группа информационных выходов преобразователя последовательного кода в параллельный соединена с информационным входом первого дешифратора, 1-й выход которого соединен с входом выбора ί-го регистра приемника, выход признака готовности которого соединен с второй группой информационных входов преобразователя параллельного кода в последовательный, первым входом требования прерывания блока прерываний и с информационным входом первого коммутатора, выход которого объединен с выходом второго коммутатора и через общую шину данных соединен с входом-выходом данных блока сопряжения с системной магистралью, четвертая и пятая группы информационных выходов селектора адреса соединены с входами задания направления коммутации первого и второго коммутаторов соответственно, выход синхронизации ввода информации блока сопряжения с системной магистралью соединен с входами разрешения выдачи информации первого и второго коммутаторов, Ι-й выход третьей группы информационных выходов преобразователя последовательного кода в параллельный соединен с входом синхронизации Ι-го триггера, выход которого соединен с информационным входом второго коммутатора и вторым входом требования прерывания блока прерываний, выход признака готовности 1-го регистра передатчика соединен с входом установки в ноль 1-го триггера, 1-м входом элемента И и 1-м информационным входом шифратора приоритета, выход которого соединен с третьей группой информационных входов преобразователя параллельного кода в последовательный и информационным входом второго дешифратора, 1-й выход которого соединен с входом признака выдачи информации 1-го регистра передатчика, выход элемента И соединен с входом запуска генератора импульсов, выход которого соединен с входом синхронизации шифратора приоритета и управляющим входом второго дешифратора, информационные входы триггеров объединены и являются входом начальной установки устройства.
вход
1 -Данные А),
2- Номер логического канала (А
3~ Разряды готовности логических каналов (И) Н- Вит синхронезации (С).
г—л фи г 2 р—
1—^Г-Ί_
Фиг.З ·