SU1674118A1 - Device for monitoring random number generator - Google Patents
Device for monitoring random number generator Download PDFInfo
- Publication number
- SU1674118A1 SU1674118A1 SU894720746A SU4720746A SU1674118A1 SU 1674118 A1 SU1674118 A1 SU 1674118A1 SU 894720746 A SU894720746 A SU 894720746A SU 4720746 A SU4720746 A SU 4720746A SU 1674118 A1 SU1674118 A1 SU 1674118A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- counter
- comparison unit
- Prior art date
Links
Abstract
Изобретение может быть использовано в системах, предназначенных дл моделировани и оценки качества дискретных каналов св зи. Цель изобретени - снижение аппаратных затрат и сокращение времени обнаружени отказа. Устройство содержит генератор 1 случайных чисел, блоки триггеров 4, блоки сравнени 10, 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, счетчик 6, триггер 8, синхронизатор 3. В устройстве используетс метод оценки качества последовательностей равномерно и нормально распределенных псевдослучайных двоичных чисел, основанный на отслеживании спектров двоичных чисел и оценке отклонений от этих спектров. 1 ил.The invention can be used in systems designed to simulate and evaluate the quality of discrete communication channels. The purpose of the invention is to reduce hardware costs and reduce failure detection time. The device contains 1 random number generator, trigger blocks 4, comparison blocks 10, 13, EXCLUSIVE OR 12 element, counter 6, trigger 8, synchronizer 3. The device uses a method for evaluating the quality of sequences of evenly and normally distributed pseudo-random binary numbers based on spectra tracking binary numbers and estimates of deviations from these spectra. 1 il.
Description
Изобретение относитс к вычислительной технике и предназначено дл контрол последовательностей псевдослучайных многоразр дных двоичных чисел, формируемых аппаратным способом, и может быть использовано в системах, предназначенных дл моделировани и оценки качества дискретных каналов св зи,The invention relates to computing and is intended to control sequences of pseudo-random multi-bit binary numbers generated by hardware, and can be used in systems designed to simulate and evaluate the quality of discrete communication channels.
Цель изобретени - уменьшение аппаратных затрат и сокращение времени обнаружени отказа.The purpose of the invention is to reduce hardware costs and reduce failure detection time.
На чертеже изображена структурна схема устройства,The drawing shows a block diagram of the device
Устройство содержит генератор 1 случайных чисел, вход 2 задани типа распределени , синхронизатор 3, блок 4 триггеров, вход 5 установки в начальное состо ние, счетчик 6, выход 7 количества сформированных одинаковых чисел, триггер 8, выход 9 признаков отказа, блок 10 сравнени , выход 11 случайной последовательности, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12. блок 13 сравнени (двоичных чисел), вход 14 задани порога , выход 15 синхроимпульсов.The device contains a generator of 1 random numbers, an input 2 assignments of a distribution type, a synchronizer 3, a block 4 of flip-flops, an input 5 of setting to initial state, a counter 6, an output 7 of the number of identical numbers formed, a trigger 8, an output 9 of fault signs, a block 10 of comparison, output 11 of random sequence, EXCLUSIVE OR element 12. Comparison unit 13 (binary numbers), threshold setting input 14, output 15 sync pulses.
Устройство работает следующим образом .The device works as follows.
На входе 5 устройства устанавливаетс сигнал, задающий вид распределени -нормальное или равномерное. Блок 10 сравнени сравнивает п тиразр дные двоичные числа, поступающие с выхода генератора 1 и с выхода блока 4 триггеров. При неравенстве двоичных чисел (больше или меньше) на одном из выходов Больше или Меньше блока 10 сравнени вырабатываютс сигналы логической единицы, которые поступают на первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 вырабатываетс сигнал логической единицы, который поступает на вход блока триггеров 4 и записывает в него новое значение двоичного числа, вырабатываемого генератором 1. Кроме того, сигнал логической единицы с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12At the input 5 of the device, a signal is set which determines the type of distribution — normal or uniform. Comparison unit 10 compares five-bit binary numbers from the output of generator 1 and from the output of block 4 of flip-flops. If the binary numbers are unequal (more or less), one of the outputs is More or Less than the comparison block 10 produces signals of a logical unit that are fed to the first and second inputs of the EXCLUSIVE OR 12 element. At the output of the EXCLUSIVE OR 12 element, a signal of the logical unit is generated, which goes to input block triggers 4 and writes to it the new value of the binary number generated by the generator 1. In addition, the signal of the logical unit from the output of the element EXCLUSIVE OR 12
ЁYo
а VJa vj
ЬB
0000
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894720746A SU1674118A1 (en) | 1989-07-19 | 1989-07-19 | Device for monitoring random number generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894720746A SU1674118A1 (en) | 1989-07-19 | 1989-07-19 | Device for monitoring random number generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1674118A1 true SU1674118A1 (en) | 1991-08-30 |
Family
ID=21461747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894720746A SU1674118A1 (en) | 1989-07-19 | 1989-07-19 | Device for monitoring random number generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1674118A1 (en) |
-
1989
- 1989-07-19 SU SU894720746A patent/SU1674118A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1087993,кл. G 06 F 7/58, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4139147A (en) | Asynchronous digital circuit testing and diagnosing system | |
US3593160A (en) | Clock-synchronizing circuits | |
GB1341025A (en) | Data transmission over mains supplies | |
SU1674118A1 (en) | Device for monitoring random number generator | |
US3283255A (en) | Phase modulation system for reading particular information | |
US3996523A (en) | Data word start detector | |
SU1282088A1 (en) | Device for checking digital units | |
SU1663760A1 (en) | Pulse generator | |
RU2062U1 (en) | FREQUENCY CONVERTER CODE | |
SU1142837A1 (en) | Device for checking logic units | |
SU1587625A2 (en) | Random-impulse generator | |
RU2071104C1 (en) | Time internal digital converter | |
US2850568A (en) | Pulse generators | |
SU1359904A1 (en) | Device for checking binary counters with consecutive input of information | |
SU477413A1 (en) | Testing Device | |
SU1129723A1 (en) | Device for forming pulse sequences | |
US4032720A (en) | Integrated demultiplexing circuit with continuously variable outputs | |
SU866753A1 (en) | Digital controllable generator | |
SU742953A1 (en) | Statistical analyzer | |
SU864538A1 (en) | Device for tolerance checking | |
SU883858A1 (en) | Time interval forming device | |
SU1354194A1 (en) | Signature analyser | |
SU860296A1 (en) | Device for forming pulse sequences | |
SU1129611A1 (en) | Device for calculating exponent value of exponential function | |
SU1226619A1 (en) | Pulse sequence generator |