SU1673983A1 - Измеритель частоты вращени вала - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано в системах стабилизации скорости электроприводов, например, металлорежущих станков, лентопрот жных механизмов. Цель изобретени  - повышение точности измерени  частоты вращени  вала за счет увеличени  диапазона измер емых частот. Г 1 вырабатывает последовательность пр моугольных импульсов, котора  поступает на вход СЧ 2 и на вход блока управлени . На выходе СЧ 2 формируетс  двоичный линейно нарастающий код с частотой F₀, поступающий на входы формировател  (Ф) инвертора (И) 9 и вход данных блока регистров (БР) 10. На выходе Ф 3 формируетс  система синусоидальных напр жений дл  запитки ВТ 4. Система выходных напр жений ВТ 4(3) поступает на вход блока нуль-органов (БНО) 5. На выходе БНО 5 формируетс  N/2 последовательностей пр моугольных импульсов, сдвинутых одна относительно другой на угол Δϕ. Напр жение с выхода БНО 5 поступают на вход формировател  6, с выхода которого сигналы поступают в БУ и ВУ. БЛОК УПРАВЛЕНИЯ ВЫРАБАТЫВАЮТ СИГНАЛЫ, УПРАВЛЯЮЩИЕ РАБОТОЙ ВЫЧИСЛИТЕЛЯ. НА ВЫХОДЕ ВЫЧИСЛИТЕЛЯ ПОЯВЛЯЕТСЯ КОД, ПРОПОРЦИОНАЛЬНЫЙ ИЗМЕРЯЕМОЙ СКОРОСТИ.

Description

1

(21)4662162/24 (22) 13.03.89 (46)30.08.91. Бюл. М-32

(71)Новосибирский электротехнический институт

(72)А В. Богдашев, И. Э. Кан, М. С. Каплун, В. В. Климовицка  и П. Н Ковалев (53)531.771(088.8)

(56)Каретный О. Я и др. Системы оценки частоты вращени  дл  фазового след щего электропривода - Электротехническа  промышленность, сер 08 Комплектные устройства управлени  электроприводами. Электропривод. Обзор, информ, 1987,Вып. 1 (17), стр. 7, рис. 2.

(54) ИЗМЕРИТЕЛЬ ЧАСТОТЫ ВРАЩЕНИЯ

(57)Изобретение относитс  к измерительной технике и может быть использовано в системах стабилизации скорости электроприводов , например, металлорежущих станков, лентопрот жных механизмов. Цель изобретени  - повышение точности измерени  частоты вращени  вала за счет

увеличени  диапазона измер емых частот. Г 1 вырабатывает последовательность пр моугольных импульсов, котора  поступает на вход СЧ 2 и на вход блока управлени  На выходе СЧ 2 формируетс  двоичный линейно нарастающий код с частотой fo, поступающий на входы формировател  (Ф) 3, инвертора (И) 9 и вход данных блока регистра (БР) 10. На выходе Ф 3 формируетс  система синусоидальных напр жений дл  запитки ВТ 4 Система выходных напр жений ВТ 4(3) поступает на вход блока нуль-ор- ганов (БНО) 5 На выходе БНО 5 формируетс  п/2 последовательностей пр моугольных импульсов, сдвинутых одна относительно другой на угол Ду9. Напр жение с выхода БНО 5 поступают на вход формировател  6, с выхода которого сигналы поступают в БУ и ВУ. Блок управлени  вырабатывают сигналы, управл ющие работой вычислител . На выходе вычислител  по вл етс  код. пропорциональный измер емой скорости

со

С

Изобретение относитс  к измерительной технике и может быть использовано в системах стабилизации скорости электроприводов , например, металлорежущих станков, моделирующих стендов, лентопрот жных механизмов и т,д,

Целью изобретени   вл етс  повышение точности измерител  частоты вращени  вала за счет увеличени  диапазона измер емых частот.

На фиг. 1 приведена функциональна  схема измерител  частоты вращени  вала, на фиг. 2 - функциональна  схема блока

нуль-органов, формировател  импульсов, блока регистров; на фиг. 3 - функциональна  схема устройства управлени ;на фиг. 4 - временные диаграммы, по сн ющие работу измерител  частоты вращени  вала.

Предлагаемый измеритель частоты вращени  вала (фиг. 1) содержит генератор 1 опорной частоты (Г), счетчик 2 (Сч), формирователь 3 гармонических сигналов (ФГС), вращающийс  трансформатор 4 (ВТ), блок 5 нуль-органов (БНО), формирователь б импульсов (ФИ), блок 7 управлени  (БУ), вычислительное устройство 8 (ВУ), состо щее из

о VI

00

о

00

со

инвертора 9 (И), блока 10 регистров (БР), сумматора 11 (С), выходного регистра 12 (Р). Выход Г 1 подключен к входу Сч 2 и второму входу БУ 7, выход Сч 2 подключен к третьему дополнительному входу БУ 8 и через ФГС 3 к входу ВТ 4, выход которого через БНО 5 подключен к входу ФИ 6, дополнительный вход которого подключен к дополнительному выходу Сч 2, причем выход ФИ 6 подключен к первому входу БУ 7 и к входу ВУ 8. Кроме того первый выход БУ 7 подключен к первому дополнительному входу ВУ 8, а второй выход БУ 7 - к второму дополнительному входу ВУ 8. при этом вход данных БР 10 объединен с входом И 9 и образует третий дополнительный вход ВУ 8, Вход управлени  третьим состо нием БР 10 образует вход ВУ 8, первый дополнительный вход которого образован входом синхронизации БР 10, выход которого подключен к первому входу С 11, второй вход которого подключен к выходу И 9. Выход С 11 подключен к входу данных Р12. вход синхронизации которого образует второй дополнительный вход ВУ 8, а выход Р 12 образует выход вычислительного устройства .

Исполнение блоков БНО 5, ФИ 6, БУ 7, БР 10 зависит от выбранного числа и каналов формировани  кода N частоты вращени . В общем случае БНО 5 включает в себ  п/2 снабженных входными фазосдвигаю- щими цеп ми компараторов, например дл  четырех каналов НО 13, 14 (см, фиг. 2). БУ 7 (см. фиг. 3) включает в себ  логический элемент 4 И-НЕ ЛЭ 15, п одновходовых элементов НЕ ЛЭ 16-19 и п+1 двухвходовых логических элементов 2И-НЕ ЛЭ 20-24 ФИ 6 включает в себ  четыре синхронных триггера Т 25-28 и п двухвходовых логических элементов2И-НЕ ЛЭ29 -32. БР Ювключает в себ  п регистров с трем  выходными состо ни ми Р 33-36.

Измеритель частоты вращени  вала функционирует следующим образом.

П вырабатывает последовательность пр моугольных импульсов (см. фиг. 1)с частотой fr, котора  поступает на вход Сч 2 и вход БУ 7. На выходе Сч 2 формируетс  двоичный линейно нарастающий код (цифрова  пила) с частотой

fo

Jr

N;

где No объем Сч 2, поступающий на входы ФГС 3, И 9 и вход данных БР 10. На выходе ФГС 3 формируетс  система синусоидальных напр жений дл  запитки ВТ 4

Us UMaKc Sin Ubt,

Uc -Умакс.соз ah t,(1)

где Умакс амплитуда напр жени  на входе ВТ 4;

5гд-, - углова  частота запитки ВТ 4.

численно равна 

2лтс

(

5

0

5

0

5

На выходе ВТ 4 имеем систему напр жений

.Maitc.Sln( OAjt ± pfy), UBTS UBTMeKC COs(Mot ±рвр), (2)

где UBTMBKC - амплитуда выходного напр жени  ВТ 4;

Р - число пар полюсов ВТ 4, дл  упрощени  примем

вр - геометрический угол между осью синусной входной обмотки ВТ 4 и осью синусной выходной обмотки.

Система выходных напр жений ВТ 4 (3) поступает на вход БНО 5. В общем случае дл  n-канальной системы БНО 5 состоит из п/2 двухвходовых компараторов, входы которых образованы двум  весовыми резисторами Rsi и Rci, причем синусна  составл юща  выходных напр жений ВТ 4 приходит на Rsi, косинусна  на RC|. Величины сопротивлений выбираютс  в соответствии с выражени ми

, sin ./ 

Rci 1/R6cosy i, где Re - величина базового сопротивлени ,

у Л I

где 1 1п/2;

QЛу - угол сдвига между соседними

выходными сигналами суммирующих компараторов , численно равный

45

Лу

360Р

При этом в соответствии с известными тригометрическими соотношени ми (см. Г. Б. Двайт. Таблицы интегралов и другие ма- тематические формулы М., Наука, 1983. с. 53, п. 401.2) выходное напр жение 1-го компаратора будет иметь вид

DMOI - sign ( р (3)

+ -U-9bs- ) RCI

sign Re UniMPxr sln( ik) t ± ftp -4- (f )

(

Таким образом, на выходе БНО 5 формируетс  п/2 последовательностей пр моугольных импульсов, сдвинутых одна относительно другой на угол Л/.

Дл  нагл дности изложени  материала рассмотрим четырех канальный измеритель частоты вращени  вала. В этом случае, как уже описано. БНО 5 состоит из двух нуль-органов НО 13, НО 14. На выходе БНО 5 образованном выходами НО 13 и 14, формируютс  напр жени  (см. фиг. 4).

UH01 Slgn UBTMaKcSin( OJbtt р), UH02 Slgn UoiMaKcCOs( ftfe t+ p). (4)

Напр жени  (4) поступают на вход ФИ 6, образованный входами данных Т 25 и Т 26. Перезапись данных с входа триггера на его выход осуществл етс  по положительному фронту напр жени  Ui, поступающего с дополнительного выхода Сч 2, причем частота fi напр жени  Ui равна

fi

fr

2

На выходах Т 25-28 формируютс  сигналы 11)25, UT26. UT27, ит28(см. фиг. 4), поступаю- щие на соответствующие входы ЛЭ 29-32, выполн ющие функцию 2И-НЕ. на выходах которых формируютс  сигналы , LL Ц, L2 соответственно (см. фиг. 1-4). Зги CHI налы поступают г. БР 10 на входы управлени  третьим состо нием (см. фиг. 2) соответственно ре остров Р 33-36 и на вход ВУ 7, образованный ЛЭ 15 19, на выходе БУ 7 формируютс  управл ющие сигналы L, L 5 (см. фиг. 3, фиг. 4). Управл ющие сигналы L поступают в БР 10 на входы синхронизации регистров Р 33 -,Ь; сигнал Ь; поступает в ВУ 8 чз вход синхронизации Р 12.

Вычислительное n-кзнальное устройство работает следующим образом. В момент прихода i-ro импульса (момент ti, см, фиг. 4) последовательности импульсов Li на вход управлени  третьим состо нием Р 33 на его выходе устанавливаетс  значение N Jl- fl, записанное во внутреннем триггере

Ni

, -,, f

jTr

(5)

которое Г Ост/пает на первый вход цифрового суммыора С 11. на торой вход которого поступает проинвеотированный на И 9 ли- нарзстзющиг код с выхода Сч 2. В момент положительного фронта I- ги импульса (момент тг) последопательности импульсов на синхронизирующий вхор Р ПЗ нэ его выход neps.-чисыЕиетс  новое значение , соответстпующее

Ok)

fr

(6)

По окончании i го импульса последовательности Li (установленные на входе управлени  третьим состо нием логической 1) выход Р 33 переводитс  в высокоимпен- дансное состо ние. Одновременно с приходом положительного фронта 1-го импульса последовательности Li на вход синхронизации Р 12 приходит положительный фронт 1-го импульса последовательности импульсов L 5. В этот момент т.2 происходит перезапись значени  N//;i i с выхода С 11 на выход Р 12

N i l Ni l-1 -Nifl. (7)

Подставл   значени  (5). (6) в выражение (7). получаем код скорости дл  первого сигнала

2лгт

25 W 1 I -йьТЙГ+Ъ ПТ)- (

(8)

При по влении К-ro импульса последовательностей Li и аналогичным образом работает второй канал. По положительному фронту К-го импульса последовательности Lr, происходит перезапись к од л скорости на выход Р 12 (момент времени ts. см. фиг. 4).

и™ ,тг2л-Г .

)

Аналогично работают остальные каналы ВУ 8. Таким образом, дискретность по времени ВУ 8 обусловлена частотой ton следовани  импульсов последовательности Ls, а дискретность работы каждого канала определ етс  частотой foi. причем

45

f уоп

foi -- ,

(9)

где л - количество независимых каналов ВУ 8. Это позвол ет при фиксированной частоте опроса ton снизить частоту питающих ВТ 4 напр жений и за счет этого увеличить ди- йгззон измер емых частот.

Claims (2)

1. Формула изобретени  1. Измеритель частоты вращени  вала, содержащий последовательно включенные генератор импульсов, счетчик, формирова тель гармонических сигналов, вращающийс  трансформатор, блок нуль-органов, формирователь импульсов и вычислительное устройство, выход которого  вл етс 

   выходом измерител  частоты вращени , о т- ли чающийс  тем, что, с целью повышени  точности за счет увеличени  диапазона измер емых частот, в него введены блок управлени , при этом блок нуль-органов и формирователь импульсов выполнены многоканальными , а формирователь импульсов снабжен дополнительным входом, соединенным с дополнительным выходом счетчика , выход формировател  импульсов соединен с первым входом блока управлени , второй вход которого соединен с выходом генератора импульсов, первый выход блока управлени  подключен к первому дополнительному входу вычислительного уст- ройства, второй выход устройства управлени  соединен с вторым дополнительным входом вычислительного устройства , третий дополнительный вход которого соединен с выходом счетчика.
2. 2. Измеритель поп. 1,отличаю щи й- с   тем, что вычислительное устройство содержит инвертор и последовательно соединенные n-канальные блоки регистров, сумматор, выходной регистр, выход которого  вл етс  выходом вычислительного устройства , вход синхронизации регистра образует второй дополнительный вход вычислительного устройства, при этом второй вход сумматора соединен с выходом инвертора , вход которого объединен с входом данных блока регистров и образует третий дополнительный вход вычислительного устройства , кроме того, вход управлени  третьим состо нием блока регистров образует вход вычислительного устройства, подключенный к выходу формировател  импульсов, а вход синхронизации блока регистров образует первый дополнительный вход вычислительного устройства.

   Фиг Л

   L

   Фиг.З