SU1663784A1 - Устройство дл приема многочастотных сигналов - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель - упрощение устройства дл  приема многочастотных сигналов. Это устройство содержит первый амплитудный корректор, первый пороговый блок 2, первый счетчик 3, дешифратор 4, первый 5, второй 6 и третий 7 блоки пам ти, компаратор 8, второй амплитудный корректор 9, второй пороговый блок 10, второй счетчик 11, блок задержки 12, генератор импульсов 13. Амплитудные корректоры 1 и 9 построены таким образом, что первый имеет линейно-возрастающую, а второй - линейно-убывающую амплитудно-частотную характеристику. В случае, если изменение затухани  корректоров 1 и 9 составл ет 0,05 на каждые 100 Гц, сигнал на выходе корректоров 1 и 9 имеет число пересечений с нулем за врем , кратное периодам всех принимаемых рабочих частот, завис щее только от частоты сигнала наибольшей амплитуды. Это число подсчитываетс  счетчиками 3 и 11. Прин тый сигнал обрабатываетс  дешифратором 4. Сигнал на выход устройства выдаетс  в том случае, если его значение совпало дл  двух периодов анализа принимаемого сигнала. Период анализа сигнала задаетс  генератором импульсов 13. 1 ил.

Description

/

Изобретение относитс  к электросв зи и может быть использовано в приемниках сигналов взаимодействи  автоматических телефонных станций (АТС), передаваемых кодом 2 из 6.

Цель изобретени  - упрощение устройства .

На чертеже приведена структурна  электрическа  схема устройства дл  приема многочастотных сигналов.

Устройство дл  приема многочастотных сигналов содержит первый амплитудный корректор 1, первый пороговый блок 2, первый счетчик 3, дешифратор 4, первый 5, второй 6, третий 7 блоки пам ти, компаратор 8, второй амплитудный корректор 9, второй

пороговый блок 10,второй счетчик 11, блок задержки 2, генератор импульсов 13.

Устройство дл  приема многочастотных сигналов работает следующим образом.

На вход амплитудных корректоров 1 и 9 поступает сигнал, состо щий из двух частотных компонентов с амплитудами Vi, fi iiVi,fi(l /j; ij 17б). Например, в случае кода 2 из 6 в качестве fi используютс  следующие частоты: 700, 900, 1100, 1200. 1500, 1700 Гц.

Первый амплитудный корректор 1 имеет линейно-возрастающую амплитудно-частотную характеристику, так что более высокие частоты проход т через него с большим усилением , чем низкие.

СЬ СО ч| 00

Јь

Второй амплитудный корректор 9 имеет линейно-убывающую амплитудно-частотную характеристику. При этом наклоны этих характеристик выбираютс  таким образом, чтобы удовлетвор лись следующие неравенства:

Vi/Vj 0,9 при|fi - fj|- 400 Гц, или 200 Гц

Vi/Vj 0,8npH|fi-fj Vi/Vj 0,7npn|f|-fj

600 Гц, 800 Гц,

Vi/Vj 0,6 npnjfi - f)| 1000 Гц.

Таким образом, на выходе первого амплитудного корректора 1 всегда преобладает по уровню более высокочастотна  компонента сигнала, а на выходе второго амплитудного корректора 9 - низкочастотна .

Определ ющим свойством сигнала на выходе амплитудных корректоров 1 и 9  вл етс  то, что за период времени Т0

макс (ir ,.). которое в случае кода 2 из 6

можно вз ть равным 10 мс., число его пересечений с нулем есть константа, определ ема  только значением частоты сигнала наибольшей амплитуды.

С помощью первого и второго пороговых блоков 2 и 10 сигналы превращаютс  в последовательность импульсов, число которых подсчитывают соответственно счетчиками 3 и 11 за заданное врем  анализа Т0.

Врем  анализа определ етс  генератором импульсов 13, который вырабатывает последовательность импульсов с периодом следовани , равным времени анализа.

При действии переднего фронта импульса генератора импульсов 13 содержимое первого блока пам ти 5 перезаписываетс  в блок пам ти 6 и код частотной комбинации с выхода дешифратора 4 записываетс  в первый блок пам ти 5. Таким образом в блоке пам ти 5 хранитс  код частотной комбинации, полученной в рассматриваемый интервал То, а в блоке пам ти 6 хранитс  код частотной комбинации, полученной в предшествующий интервал времени Т0. Если эти коды совпадают, то на выходе компаратора 8 по вл етс  импульс, который осуществл ет запись кода частотной комбинации в третий блок пам ти 7. В то же врем  импульс генератора 13 через блок задержки 12 сбрасывает счетчики 3 и 11, после чего начинаетс  новый прием сигналов.

Ф о р м у л а и з о б р е т е н и  

Устройство дл  приема многочастотных сигналов, содержащее последовательно соединенные первый пороговый блок и первый счетчик, последовательно соединенные второй пороговый блок и второй счетчик, причем выходы первого и второго счетчиков соединены соответственно с первым и вторым входами дешифратора,о тличающеес  тем, что, с целью упрощени  устройства , в него введены первый и второй амплитудные корректоры, первый, второй и третий блоки пам ти, компаратор, генератор импульсов и блок задержки, выход которого подключей к второму входу первого и второго счетчиков, а вход блока задержки соединен с первыми входами первого и второго блоков пам ти, второй вход первого блока пам ти соединен с выходом дешифратора, выход

первого блока пам ти соединен с вторым входом второго блока пам ти, выход которого соединен с первым входом компаратора и первым входом третьего блока пам ти, второй вход которого соединен с выходом компаратора , второй вход которого соединен с выходом первого блока пам ти, при этом входы первого и второго амплитудных корректоров объединены и  вл ютс  входом устройства, дл  приема многочастотных сигналов, а выходы первого и второго амплитудных корректоров соединены с входами соответственно первого и второго пороговых блоков.

Claims (1)

1. Устройство для приема многочастотных сигналов, содержащее последовательно соединенные первый пороговый блок и пер15 вый счетчик, последовательно соединенные второй пороговый блок и второй счетчик, причем выходы первого и второго счетчиков соединены соответственно с первым и вторым входами дешифратора,о тличающе20 еся тем, что, с целью упрощения устройства, в него введены первый и второй амплитудные корректоры, первый, второй и третий блоки памяти, компаратор, генератор импульсов и блок задержки, выход которого под25 ключей к второму входу первого и второго счетчиков, а вход блока задержки соединен с первыми входами первого и второго блоков памяти, второй вход первого блока памяти соединен с выходом дешифратора, выход 30 первого блока памяти соединен с вторым входом второго блока памяти, выход которого соединен с первым входом компаратора и первым входом третьего блока памяти, второй вход которого соединен с выходом компаратора, второй вход которого соединен с выходом первого блока памяти, при этом входы первого и второго амплитудных корректоров объединены и являются входом устройства, для приема многоча40 стотных сигналов, а выходы первого и второго амплитудных корректоров соединены с входами соответственно перво-