SU1663758A1 - Цифровой фильтр - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в системах цифровой обработки сигналов, в частности в автоматике. Цель изобретени  - уменьшение фазового запаздывани  выходного сигнала относительно входного и упрощение. Цифровой фильтр содержит входную 1 и выходную 6 шины, регистры 2, 4, 5 и 10, сумматор 3, мультиплексоры 11 и 12, элементы ИЛИ 13 и 14, блок 8 синхронизации, вход 7 и выход 9 сигналов синхронизации. В устройстве осуществл етс  обработка отсчетов входного сигнала в соответствии с алгоритмом рекурсивной фильтрации. 3 ил., 1 табл.

Description

24 двадцать четыре импульса сдвига информации во всех внутренних регистрах ЦФ одновременно

Claims (1)

1. Формула изобретения

   Цифровой фильтр, содержащий входной регистр, последовательно соединенные сумматор, регистр сумматора и выходной регистр, а также регистр состояний, первый и второй мультиплексоры и блок синхронизации, причем параллельный вход входного и выход выходного регистров являются входной и выходной шиной цифрового фильтра, отличающийся тем, что, с целью уменьшения фазового запаздывания выходного сигнала относительно входного и упрощения, введены первый и второй элементы ИЛИ, выходы которых соединены с входами синхронизации входного регистра и регистра сумматора соответственно, выходы которых подключены к первому и второму входам сумматора соответственно, вход переноса которого соединен с входом управления входного регистра и первым выходом блока синхронизации, второй и третий выходы которого соединены с входом разрешения параллельной записи входного регистра и управляющим входом первого мультиплексора соответственно, четвертый выход блока синхронизации соединен с первыми входами первого и второго элементов ИЛИ и входом синхронизации регистра состояний, а пятый, шестой, седьмой, восьмой, девятый и десятый выходы блока синхронизации соединены с вторым входом первого элемента ИЛИ, входом разрешения параллельной записи регистра сумматора, входом сброса регистра сумматора, вторым входом второго элемента ИЛИ, входом синхронизации выходного регистра и управляющим входом второго мультиплексора соответственно, причем младший разряд выхода регистра сумматора соединен с последовательным входом регистра сумматора и первым входом второго мультиплексора, выход которого соединен с входом регистра состояний, выход которого соединен с вторым входом второго мультиплексора и первым входом первого мультиплексора, выход которого соединен с последовательным входом входного регистра, старший разряд выхода которого соединен с вторым входом первого мультиплексора.

   Микро·такт 1---------------------1 ! <» ! ^м 1 1_______________1 ί 1 1 1 1 < 1 1 Си 1 1 1 J________________1 У 4 У 5 У 6 1 1 1 < 1 1 -J 1 1 1 1 1 1--------------------------J 1 <! 1 СР 1 1 1 1___________________;________________________t I 1 1 < 1 1 Ό 1 I_________ :____________L X Уел _u шаг Комментарий 0 1 . 1 0 0 0 1 0 .0 0 0 1 1 1 1 0 0 1 1 0 0 0 0 2 Х_п—RG2 2 0 0 0 0 0 1 0 0 0 0 2 3 0 0 0 0 0 1 0 1 0 0 2 (χ+Κ,ν,,.ι + +κ₂ν„.₂)=ζ 4 0 0 0 0 0 0 0 0 1 0 3 Z —RG4 5 0 0 1 24*. 0 0 0 0 0 0 4 6 0 0 0 0 0 0 0 0 0 0 4 7 0 0 0 0 0 1 0 0 0 0 4 8 '0 0 0 0 0 1 0 1 0 0 4 (Z-K_/fV_nc₂ )-*RG сумматора 4 при (fy. = 1) 9 0 0 0 0 0 0 0 0 0 0 4 10 0 0 1 24η. 0 0 0 0 0 0 4 V_n-i ->RG2 11 0 0 0 0 0 0 0 0 0 0 4 12 0 0 0 0 0 1 0 0 0 0 .4 13 0 0 0 0 0 1 0 1 0 0 4 14 0 0 0 0 0 1 0 0 0 0 4 V_n RG сумма» тора 4 при К,=2 15 0 0 0 0 0 1 0 1 0 0 4 16 1 : 0 0 0 0 0 0 0 0 1 5 17 1 0 1 24п 0 0 0 0 0 1 5 Vn*~^vn-1~Vn-2 18 1 0 0 0 0 0 1 0 0 0 6 O-^-RG сумма»тора 4 19 1 0 1 24^ 0 0 0 0 0 0 6 V^_₂*RG2 20 1 0 0 0 0 0 0 0 0 0 6Y Умножение 21 1 0 0 0 1 1 0 0 0 0 6 61 К и оцпог- 22 1 0 0 0 0 1 0 0 0 0 временно фик· 23 1 0 0 0 1 1 0 0 0 0 сация промеру*- 24 1 0 0 0 0 1 0 0 0 0 d точных резуль®^

   татов в RG сумгматоров 4

   Продолжение таблицы

   №кро*-' такт *2 У₃ ^γ4 У₅ ___... , V V? У 8 У* ________ 25 1 0 0 0 0 1 0 0 0 26 1 0 0 0 0 1 0 1 0 27 1 0 0 0 1 1 0 0 0 28 1 о 0 0 0 1 0 0 0 29 1 0 0 0 1 1 0 0 0 30 1 0 0 0 0 1 0 0 0 31 1 0 0 0 1 1 0 0 0 32 1 0 0 0 0 1 0 0 0 33 1 0 0 0 1 1 0 0 0 34 1 0 0 0 0 1 0 1 0 35 1 0 0 0 1 1 0 0 0 36 1 0 0 0 0 1 0 1 0 37 1 0 0 0 0 0 0 0 0 38 1 . 0 1 0 0 0 0 0 39 1 0 0 0 0 0 0 0 0 40 1 0 0 0 0 1 0 0 0 41 1 0 0 0 0 1 0 1 0 42 1 0 0 0 0 1 0 0 0 43 1 0 0 0 0 1 0 1 0 44 1 0 0 0 0 1 0 0 0 45 1 0 0 0 0 1 0 1 0· 46 1 0 0 0 1 1 0 0 0 47 1 0 0 0 0 1 0 1 0 48 1 0 0 0 1 1 0 0 0 49 1 0 0 0° 0 1 0 1 0 50 1 0 0 0 1 1 0 0 0 51 1 0 0 0 0 1 0 0 0 52 1 0 0 0 1 1 0 0 .0 53 1 0 0 0 0 1 0 1 0 54 1 0 0 0 1 1 0 0 0 55 1 0 0 0 0 1 0 0 0 56 1 0 0 0 1 1 0 1 0 57 1 0 0 0 0 1 0 0 0 58 1 0 0 0 1 1 0 0 0 59 1 0 0 0 0 1 0 0 0 60 1 0 0 0 1 1 0 0 0 61 1 0 0 0 0 1 0 1 0 62 1 0 0 0 0 1 0 0 0

   Усл» par

   -------о о о о о о о о о о о о о о о о о о о о о о о о

   О О О о о о о о о о о о о о

   6\ б

   б б

   б б

   б бЛ

   6Ί б

   б

   6 6?

   Комментарий

   Умножение ^Vff-2* ^К2 ^{и <эдпс}”' временно фик«сация результатов в RG сум·маторе 4

   Загрузка V_n_j-*-RG2

   Умножение

   Vn-1' К, и одйо»временно сум«мирование ’ К, + .+ V^-^-Kg • Умножение

   V_n · К, и 0ДГновременно суммирование +

   + Vn-2-K₂

   24^ двадцать четыре импульса сдвига информации во всех внутренних регистрах ЦФ одновременно»

   Фиг.З '