SU1661680A1 - Устройство дл измерени частотных характеристик четырехполюсника - Google Patents

Abstract

Изобретение может быть использовано при эксплуатации систем св зи. Цель изобретени  - повышение точности измерени . Это достигаетс  за счет организации двухчастотной дискретизации сигналов, котора  удовлетвор ет требовани м теоремы дискретизации и позвол ет согласовать гармонические составл ющие испытательного и информационного сигналов. Дл  этого в устройство, содержащее блок пам ти, цифроаналоговый преобразователь 2, фильтр 3 нижних частот, исследуемый четырехполюсник 4, блок 6 дискретного преобразовани  Фурье и блок 7 вычислений, введены удвоитель 8 частоты, блок 13 управлени , формирователь 9 гармонического сигнала, перемножитель 10 сигнала, полосовой фильтр 11, формирователь 12 пр моугольных импульсов и блок 13 оперативной пам ти. 6 ил.

Description

СЕ 00

о

Изобретение относитс  к измерительной технике, конкретно к средствам определени  амплитудно-частотной характеристики (АЧХ) и характеристики группового времени запаздывани  (ХГВЗ) нелинейных четырехполюсников , и может быть использовано при эксплуатации широкополосных систем св зи с частотной модул цией. Целью изобретени   вл етс  повышение точности измерени .

На фиг. 1 изображена функциональна  схема устройства дл  измерени  частотных характеристик четырехпо- л осника;1 на фиг. 2 - схема блока управлени ; на фиг.З - схема блока .оперативной пам ти, на фиг. 4-6 - спектральные, фазовые и временные диаграммы сигналов.

Устройство содержит блок 1.1 па- временных отсчетов испытатель- HJDTO сигнала, дополнительный блок 1.2 пам ти значений амплитуд и фаз испытательного сигнала, последовательно с оединенные цифроаналоговый преобразователь (ЦАП) 2, фильтр 3 нижних частот (ФНЧ) исследуемый четырехполюсник 4 и аналого-цифровой преобразователь (АЦП) 59 а также блок 6 дискретного преобразовани  Фурье (ДПФ), выходы которого подключены к соответствующим входам блока 7 вычислени 5 удвоитель 8 частоты, последовательно соединенные формирователь 9 гармонического сигнала, перемножитель 10 сигналов, полосовой фильтр 11 и формирователь 12 пр моугольных импульсов, блок 13 управлени  и блок 14 оперативной пам ти.

Исследуемый четырехполюсник 4 содержит смеситель 15 и гетерог, дин 16.

Блок 13 управлени  (фиг.2) содержит генератор 17 тактовых импульсов (ГТИ с частотой F ), счетчик 18Э вход которого подключен к выходу ГТИ 17, а выход младшего разр да  вл етс  выходом дискретизации блока 13 (дл  импульсов с частотой 2MF, где М определ етс  требова ни ми теоремы Котельникова| F 1/Т, где Т - длительность цикла испытательного сигнала), дешифратор 19 (числа К 2М отсчетов испытательного сигнала), входы которого подключены к соответствующим выходам разр дов счетчика 18 (включа  младший ), счетчик-делитель 209 вход ко

5

0

5

торого подключен к выходу дешифратора 19, установочный вход - к установочному входу блока 13, а выход - к цикловому выходу блока 13 (дл  сигнала с частотой F 1/Т), и элемент ИЛИ 21, первый вход которого подключен к выходу дешифраторов 19, второй вход - к установочному входу блока 13, а выход - к установочному входу счетчика 18 и выходу сброса блока 13.

Блок 14 оперативной пам ти (фиг.З) содержит адресный счетчик 22, вход которого  вл етс  входом дискретизации блока 14, первый и второй коммутаторы 23.1 и 23.2, первые входы которых подключены к соответствующим выходам адресного счетчика 22,. а вторые входы - к соответствующим адресным входам блока 14, первый и второй ключи 24.1 и 24.2, входы которых подключены к соответствующим входам блока 14, первое и второе v оперативные запоминающие устройства (ОЗУ) 25.1 и 25.2, входы которых поД ключены к соответствующим выходам одноименных ключей 24.1 и 24.2, а адресные входы - к соответствующим выходам одноименных коммутаторов

23.1и 23.2, третий и четвертый ключи 24.3 и 24.4, входы которых подключены к соответствующим выходам первого и второго ОЗУ 25.1 и 25.2, элемент ИЛИ 26, первые и вторые входы которого подключены соответственно к соответствующим выходам третьего и четвертого ключей 24.3 и 24.4, выходы - к соответствующим выходам блока 14, при этом управл ющий вход блока 14 подключен к выходу синхронизации блока 14„ инверсным управл ющим входам первого коммутато-

,ра 23.1, первого и четвертого клю- 45 чей 24.1 и 24.4 и первого ОЗУ 25,1 и пр мым управл ющим входам второго коммутатора 23.2, второго и третьего ключей 24.2 и 24.3 и второго ОЗУ 25,2, а входы дискретизации и считывани  первого и второго ОЗУ 25.1 и

25.2подключены к одноименным входам блока 14.

Каждый из ключей 24  вл етс  групповым , т.е. представл ет собой группу из Р элементов И (Р - число разр дов входного цифрового сигнала bj отсчета на входе блока 14), первые входы и выходы которых  вл ютс  входами и выходами ключа, а вторые входц

0

5

0

50

55

объединены и образуют пр мой управлющий вход ключа либо подключены к входу инвертора, вход которого  вл етс  инверсным управл ющим входом ключа.

Элемент ИЛИ 26 также  вл етс  групповым в том же смысле с тем же значением Р.

Аналогично коммутатор 23.1 или 23.2 содержит q первых и q вторых элементов И (q - число разр дов адресного сигнала блока 14 и адресног счетчика 22), первые входы которых  вл ютс  первыми и вторыми входами коммутатора, а вторые пр мые входы первых элементов И и вторые инверсные входы вторых элементов И объединены и образуют управл ющий вход коммутатора (пр мой или инверсный) и q элементов ИЛИ, первые и вторые входы которых порознь подключены к выходам первых и вторых элементов И а выходы  вл ютс  выходами коммутатора .

Устройство дл  измерени  частотных характеристик четырехполюсника работает следующим образом.

Блок 1.1 пам ти заполн етс  (перед проведением исследовани ) цифровыми отсчетами В, I 1-К, где К - число отсчетов на длительности цикла Т испытательного сигнала. Эти отсчеты В1 определены расчетом по заданным числовым значени м амплитуд АП и

фаз фп , п 1,,М испытап

тельного сигнала U(t). Расчет произведен по формуле

00 ( В- U(t)ZI oCt-iV

илиВ где Т

U(t)

Ј(t-ir), (1)

Ј

- период дискретизации, g - функци  Дирака, t - текущее врем 1, Формула (1) получена дискретизацией Фурье - разложени  сигнала

U(t) LA cos(2ftnFt- P), (2)

, где F 1 /Т - посто нное число-,

i 1,К,

а значени  пределов суммировани  определ ютс  нижней и верхней границами спектра

Лй сигнала U(t) (фиг.4)

L FjT, M

F

Б

К %F6/F

(3)

верхн   и нижн   граничные частоты спектра

0

5

(.дробные отношени  округлены до ближайших целых чисел). .

По командам блока управлени , следующим с частотой F дискретизации, отсчеты В- считываютс  из блока 1.1 пам ти и поступают в ЦАП 2, где они превращаютс  в соответствующие последовательные уровни напр жени , сглаживающиес  далее в ФНЧ 3 и образующие на его выходе непрерывный испытательный сигнал U(t), занимающий полосу частот шириной Д F Fg - Гц, который подаетс  на вход исследуемого четырехполюсника 4 - пре образовател  частоты вгерх или вниз, транспонирующего спектр сигнала на участке F гетеродина (на фиг.4 показано смещение вверх на величину Г Fr/F в единицах F).

Частота дискретизации испытательного сигнала выбрана из требовани  теоремы Котельникова

2F,

(4)

-D 6 J

где согласно (3) Vu MF.

р

Полученный на выходе ФНЧ 3 аналоговый испытательный сигнал поступает на вход исследуемого четырехполюсника 4. Проход  через исследуемый четырехполюсник 4, входной сигнал U(t), имеющий спектр в виде набора гармоник А

п

с фазами Р (п

L,M), превращаетс  в выходной сигнал U(t), который имеет спектр в виде набора гармоник а с фазами Cfn (,m). Спектр этого сигнала U(t) смещен относительно спектра входного сигнала U(t) на величину F , поэтому, чтобы на утратить физического соответстви  между этими спектрами в расчетах, следует прин ть значени  пределов суммировани 

1 L+Г, тч М±Г, (5)

где знак плюс беретс  дл  преобразовател  частоты вверх, а минус - дл  преобразовател  вниз.

Этот сигнал U(t), несущий информацию об электрических характеристиках преобразовател , с выхода исследуемого четырехполюсника 4 поступает на вход AII1T, где он обрабатываетс  не с частотой

РЛ 2MF

как дл  сигнала U(t), a тотой дискретизации дл 

Гф 2(MF±Fb

(7)

В АЦП 5 этот сигнал (фиг.6) преобразуетс  в цифровые отсчеты Ь(|, i Г, k, при этом вследствие различи  в частотах дискретизации (6) и (7) числа отсчетов дл  этих сиг- на.ров также различаютс , поскольку длительность Т 1/F цикла дл  них одинакова

(8) (9)

10

к FP/F 2щ

k f-p/F - 2(М±Г), где Г

15

Fr/F - относительна  частота гетеродина (округленна 

до целого числа)..

Цифровые отсчеты b« (i 1,k) с выходов АЦП 5 подаютс  в блок 16 оперативной пам ти, в котором они обрабатываютс  аналогично описанному , и далее - в блок 6 ДПФ, в кото- ро|м производитс  определение их амплитуд и фаз в соответствии с Фурье - разложением дл  сигнала

w

U(t) a cosUfinF.t-Cp,,), (10)

где пределы 1, m суммировани  смещены относительно прежних пределов L,M дл  (2) на величину Г в соответствии с (5)-. При этом числа R и г гармоник дл  случаев (2) и (5), естественно, совпадают:

6616808

ходного (информационного) сигнала U(t).

Блок 6 ДПФ формирует необходимые адресные сигналы АДР и сигнал Счит и считывает требуемые дл  БПФ отсчеты Ь , хранимые в блоке 14 оперативной пам ти. Входной сигнал Синх сигнализирует блоку 6 ДПФ о режиме работы устройства (четный или нечетный цикл работы устройства ) , заставл   его переходить на другой режим обработки сигнала, т.е. на другую программу обработки сигнала . Блок 6 ДПФ осуществл ет быстрое преобразование Фурье (БПФ) и после окончани  преобразовани  информирует блок 7 вычислени  об этом сигналом Прер (прерывание) „Блок 7 вычислени  приостанавливает свою текушую работу, переходит на обмен с блоком 6 ДПФ и выставл ет требуемый адресный сигнал АДР (1), в котором находитс  а и и информирует об 25 этом блок 6 ДПФ сигналом Сопр (сопровождение ) . Блок 6 ДПФ выдает хранимую информацию об а к Ц) по шине данных (1) и информирует об этом блок 7 вычислени  сигналом Гот (готовность). Блок 7 вычислени  считывает эту информацию по шине данных

(1).

Блок 7 вычислени  считывает по

20

30

R M -U+1 )

(11)

т т-1-М (М+Г)-(Ь+Г)-М «M-L + 1 ..

(12)

Полученные в блоке 6 ДПФ значени - ап, (п 1,т) одновременно со значени ми An,Pn (,M) из дополнительного блока 1.2 пам ти поступают в блок 7 вычислени , в котором формируютс  результаты расчеты АЧХ и ХГВЗ по формулам

„ 201gan ±Г/А„(13)

„- ( , (14)

где справа указаны входные величины,, а слева - выходные дл 

п i,m/ l Ь+Г, m M+F)

соответственно, дл  преобразователей вверх и вниз, F 1/Т, Т - длительность цикла измерени  входного (испытательного) сигнала U(t) и вы40

шине данных (2) информацию об А и ..г Рп испытательного сигнала, хранимую в блоке 1.2 пам ти с помощью адресного сигнала АДР (2) и сигнала Счит, и производит требуемые вычислени  по формулам (13) и (14), а также выводит характеристики исследуемого объекта в виде графиков на дисплей f

Блок 7 вычислени , кроме того, формирует сигнал Уст (начальна  45 установка), который вызывает начальную установку блока 13 управлени  и блока 14 оперативной пам ти с помощью сигнала Сбр. (сброс), полученного в блоке 13 управлени  из сигнала Уст. Блок 13 управлени  формирует сигнал Упр (управление) с периодом Т K/FT, который управл ет работой блока 14 оперативной пам ти. Блок 14 оперативной пам ти -с записывает отчеты b в текущем цикле Т,1 с частотой дискретизации блока 5 А1Ш fjj и одновременно выдает блоку 6 ДПФ отсчеты Ь за предыдущий цикл Т {,,

50

Дл  организации процесса-дискретизации двухчастотного типа (F и 10) используетс  сигнал гетероди- ьа 16 исследуемого четырехполюсника 4 частоты вверх или вниз (фиг.1). Этот гармонический сигнал , с частотой Fr подаетс  на вход удвоител  8 частоты, где его частота становитс  равной 2F . Одновременно с этим из сигнала дискретизации с частотой F- блока 13 управлени  в формирователе 9 гармонического сигнала образуетс  аналоговый сигнал с частотой 2 MF. Полученные гармонические сигналы с частотами 2 MF и 2Fr подаютс  на входы перемножител  10 сигналов, на выходе которого образуютс  сигналы суммарной и разностной частот 2 MFi.Fr, один из которых (отвечающий сигналу исследуемого четырехполюсника 4) выдел етс  полосовым фильтром 11 и подаетс  на вход формировател  12 пр моугольных импульсов, на выходе которого образуетс  сигнал дискретизации с другой частотойг

f3 Fs±2Fr .

Полученньй импульсный сигнал дискретизации (f.p) подаетс  на входы дискретизации АЦП 5 и блока 14 оперативной пам ти. Этим сигналом производитс  дискретизаци  информационного сигнала U(t) с полу чением из него отсчетов b- (i 1,k). В то же врем  испытательный сигнал U(t) имеет другую частоту дискретизации F-p

В:

и другое количество отсчетов

(i 1,К).

Claims (1)

1. Формула изобретени  Устройство дл  измерени  частотных характеристик четырехполюсника, содержащее последовательно соединенные блок пам ти временных отсчетов испытательного сигнала, цифроанало- говый преобразователь, фильтр нижних частот, клеммы дл  подключени  исследуемого четырехполюсника и аналого-цифровой преобразователь, ч

   10

   15

   661680 °

   также блок дискретного преобразовани  Фурье, дополнительный блок пам ти значений амплитуд и фаз испытательного сигнала и блок вычислени , первые входы которого подключены к соответствующим выходам блока дискретного преобразовани  Фурье, а вторые входы - к соответствующим выходам дополнительного блока пам ти значений амплитуд и фаз испытательного сигнала, отличающеес  тем, что, с целью повышени  точности измерени , в него введены последовательно соединенные удвоитель частоты, перемножитель сигналов , полосовой фильтр и формирователь импульсных сигналов, бпок управлени , формирователь iармопн- ческого сигнала и блок оперативной пам ти , информационные входы которого подключены к выходу аналого-цифрового преобразовател ,информационные выходы - к информационным входам блока дискретного преобразовани  , вход дискретизации - к входу дискретизации аналого-цифрового преобразовател  и выходу формировател  пр моугольны импульсов, а вход управление циклом - к выходу управлени  циклом бпока управлени , адресные выходы которого подключены к соответствующим адресным входам блока пам ти временных отсчетов испытательного сигнала, а выход дискретизации - к входу Формировател  гармонических сигналов, выход которого подключен к втором входу перемножител  сигналов, при этом вход удвоител  частоты подключен к гетеродинному выходу исследуемого четырехполюсника, выход Уста20

   25

   30

   35

   40

   новка блока вычислени  подключен к входу Установка блока управлени , выходы Сброс и Управление циклом подключены к соответствующим входа - блока оперативной пам ти, выход синхронизации которого подключен к входу синхронизации блока дискретного преобразовани  Фурье,

   (Риг. г

   Щи.3

   Спектр испытательного сигнала U(4}

   0123

   Спектр информационного сигнала и /tj

   в

   0123

   в прототипе

   Af Ф - испытательный сигнал и, (/ - информационный сигнал

   f-1

   а«

   Ј

   (-;

   Алгоритм измерени 

   /7

   sr О + rj

   I п. п+г I

   предлагаемый

   фиг. 4

   Р

   фиг 5

   U(t)

   Испытат. сигнал

   Инфйрм. сигнал

   ед

   ДАА/w

   -5 Т ишллл