SU1658320A1

SU1658320A1 - Device for reducing dc currents

Info

Publication number: SU1658320A1
Application number: SU884404038A
Authority: SU
Inventors: Николай Всеволодович Селиванов; Игорь Михайлович Сокил
Original assignee: Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1988-04-05
Filing date: 1988-04-05
Publication date: 1991-06-23

Abstract

Изобретение относитс к электротехнике и может быть использовано в активных сглаживающих фильтрах источников вторичного электропитани . Цель изобретени - улучшение массогабаритных показателей. Устройство позвол ет уменьшить мощность рассеивани на транзисторах 1,4-9, образующих совместно с резисторами 10-17 буферный каскад. Это достигаетс за счет использовани буферных управл емых резистивно-транзисторных цепей, составленных из указанных выше элементов , позвол ющих перераспредел ть мощности рассеивани с силовых транзисторов на более теплостойкие резистив- ные элементы, допустимый уровень перегрева у которых значительно выше, чем у транзисторов 1 з.п ф-лы 1 илThe invention relates to electrical engineering and can be used in active smoothing filters of secondary power sources. The purpose of the invention is to improve the weight and size parameters. The device allows to reduce the power dissipation in transistors 1.4-9, which together with the resistors 10-17 form a buffer stage. This is achieved through the use of buffer controlled resistive-transistor circuits composed of the above elements, allowing the redistribution of power dissipation from the power transistors to more heat-resistant resistive elements, the permissible level of superheat is much higher than that of transistors 1 C. pf-ly 1 silt

Description

Изобретение относится к электротехнике и может быть использовано в активных сглаживающих фильтрах источников вторичного электропитания.The invention relates to electrical engineering and can be used in active smoothing filters of secondary power sources.

Цель изобретения - улучшение массога- 5 баритных показателей.The purpose of the invention is the improvement of mass - 5 barite indicators.

На чертеже приведена принципиальная схема устройства для уменьшения пульсаций постоянного тока.The drawing shows a schematic diagram of a device to reduce ripple DC.

Устройство содержит последователь- 10 ный фильтрующий транзистор 1, коллектор которого соединен с одним из входных выводов для подключения питающей сети, эмиттер через управляемый буферный каскад (ячейку) связан с одним из выходных 15 выводов для подключения нагрузки, а база подключена к выводу схемы 2 управления (например, к инвертируемому усилителю) и к входному делителю 3 напряжения, состоящему из двух последовательно включен- 20 ных резисторов. Буферный каскад состоит по крайней мере из двух резистивно-транзисторных управляемых ячеек, каждая из которых выполнена по схеме, состоящей из первого 4(5), второго 6(7) и третьего 8(9) бу- 25 ферных транзисторов. Коллектор каждого из первых буферных транзисторов через последовательную цепочку из резисторов(например, тугоплавких пленочных) 10, 11 и 12, 13 соединен с коллектором фильтрующего 30 транзистора 1. Кроме того, коллекторы вторых транзисторов 6,7 через соответствующие резисторы 14 и 15 подключены совместно с коллекторами соответствующих третьих буферных транзисторов 8, 9 к 35 точке соединения резисторов 10,11 и 12,13. Эмиттеры буферных транзисторов 6, 7 через резисторы 16, 17 обратной связи соединены с выходным выводом.The device contains a serial 10 filtering transistor 1, the collector of which is connected to one of the input terminals for connecting the supply network, the emitter is connected through one controlled buffer stage (cell) to one of the output 15 terminals for connecting the load, and the base is connected to the terminal of control circuit 2 (for example, to an inverted amplifier) and to the input voltage divider 3, consisting of two series-connected resistors. The buffer cascade consists of at least two resistive transistor controlled cells, each of which is made according to the scheme consisting of the first 4 (5), second 6 (7) and the third 8 (9) buffer 25 transistors. The collector of each of the first buffer transistors through a series of resistors (for example, refractory film) 10, 11 and 12, 13 is connected to the collector of the filtering transistor 30 1. In addition, the collectors of the second transistors 6.7 are connected through respective resistors 14 and 15 together with collectors of the corresponding third buffer transistors 8, 9 to the 35th point of connection of the resistors 10,11 and 12,13. The emitters of the buffer transistors 6, 7 through the feedback resistors 16, 17 are connected to the output terminal.

Устройство работает следующим обра- 40 зом.The device operates as follows.

Принцип действия устройства основан на том, что при увеличении тока нагрузки падение напряжения на переходе коллектор-база буферных транзисторов 4' 9 умень- 45 шается и при дальнейшем увеличении тока нагрузки становится равным нулю, а затем меняет знак, т.е. рабочая точка буферных транзисторов переходит из активной области вольт-амперных характеристик в об- 50 ласть насыщения. Процесс повторяется до тех пор, пока рабочая точка всех буферных транзисторов поочередно не перейдет в режим насыщения.The principle of operation of the device is based on the fact that with an increase in the load current, the voltage drop at the collector-base junction of the buffer transistors 4'9 decreases and with a further increase in the load current becomes zero, and then changes sign, i.e. the operating point of the buffer transistors passes from the active region of the current – voltage characteristics to the saturation region. The process is repeated until the operating point of all the buffer transistors alternately switches to saturation mode.

При этом на фильтрующем транзисторе 55 1 (при максимальном токе нагрузки) рассеивается незначительная мощность, определяемая необходимым током, достаточным для поддержания фильтрующего транзистора в линейном режиме. Следовательно, при использовании буферных резистивно-транзисторных цепей мощность рассеивания на буферных транзисторах 4-9 значительно уменьшается, большая часть ее перераспределяется на буферные резисторы 10-15 (например, тугоплавкие толстопленочные), которые имеют большую допустимую температуру и малые габариты и массу.In this case, an insignificant power dissipated by the filtering transistor 55 1 (at the maximum load current) is determined by the necessary current sufficient to maintain the filtering transistor in a linear mode. Therefore, when using buffer resistive transistor circuits, the dissipation power on the buffer transistors 4-9 is significantly reduced, most of it is redistributed to buffer resistors 10-15 (for example, refractory thick-film), which have a large allowable temperature and small dimensions and weight.

Транзисторы 4, 6 и 5,7 буферных ячеек при максимальном расчетном токе нагрузки полностью переходят в режим насыщения, а транзисторы 8 и 9 должны работать вблизи режима насыщения (благодаря резисторам 10-15). При этом практически весь ток нагрузки проходит через буферные транзисторы 4-9, а через транзистор 1 протекает ток, который в несколько раз меньше, по сравнению^ токами, протекающими по транзисторам 8 и 9.The transistors 4, 6 and 5.7 of the buffer cells at the maximum rated load current completely switch to saturation mode, and transistors 8 and 9 should work near the saturation mode (thanks to resistors 10-15). In this case, almost the entire load current passes through the buffer transistors 4-9, and a current flows through the transistor 1, which is several times smaller than the currents flowing through the transistors 8 and 9.

Учитывая то обстоятельство, что процессы, происходящие в буферных ячейках идентичны, - достаточно рассмотреть одну из буферных ячеек, например, из транзистора 1, транзисторов 4, 6, 8 и резисторов 10, 11, 14. Анализ распределения электрической энергии по буферным транзисторам 4, 6, 8,1 на экстремум в этой ячейке показывает, что максимальная мощность рассеивания на транзисторах 1.4, 6, 8 определяется следующими выражениями; на транзисторе 4Given the fact that the processes occurring in the buffer cells are identical, it is enough to consider one of the buffer cells, for example, from transistor 1, transistors 4, 6, 8 and resistors 10, 11, 14. Analysis of the distribution of electrical energy across buffer transistors 4, 6, 8.1 at an extremum in this cell shows that the maximum power dissipation on transistors 1.4, 6, 8 is determined by the following expressions; on transistor 4

РТ4 макс- ₄(_{Rlo + Rl1}) ’ где U ок - падение напряжения на буферном каскаде;PT4 max- ₄ ( _{Rlo + Rl1} ) 'where U ok - voltage drop at the buffer stage;

Rio, R11 - сопротивление резисторов 10, 11:Rio, R11 - resistance of resistors 10, 11:

на транзисторе 6 η ( Цок ~ U бэТд ^{Р 16 макс}--4(R14 +R11) ’ где U бэТд - падение напряжения на переходе база-эмиттер транзистора 4;on the transistor 6 η (Tsok ~ U betTd ^{Р 16 max} --4 (R14 + R11) 'where U betTd is the voltage drop at the base-emitter junction of transistor 4;

R14 - сопротивление резистора 14, при этом если буферная ячейка содержит m буферных цепей, то максимальная мощность рассеивания на m-м транзисторе составитR14 is the resistance of the resistor 14, while if the buffer cell contains m buffer circuits, then the maximum power dissipation at the m-th transistor will be

Р Тт макс ~ [UoK-(m -1 )Цбэ(т -1 )f (Rm + R11 ) на транзисторе 8 г, _ [ Uok — ГП Цбэ Тт ]P TT max ~ [UoK- (m -1) CBe (t -1) f (Rm + R11) on a transistor of 8 g, _ [Uok - GP CBT TT]

К Те макс - 4~Rvi ’ на транзисторе 1K Those max - 4 ~ Rvi ’on transistor 1

Р Т1 макс = 1^1 Rn/4 л · m где η - количество ячеек;P T1 max = 1 ^ 1 Rn / 4 l · m where η is the number of cells;

m - количество буферных звеньев в ячейке.m is the number of buffer units in the cell.

Таким образом, предложенная схема устройства позволяет значительно умень1658320 шить суммарную мощность рассеивания на силовых транзисторах и перераспределить ее на более теплостойкие резистивные элементы, допустимый уровень перегрева у которых значительно выше.Thus, the proposed device circuit allows one to significantly reduce the total dissipation power at power transistors and redistribute it to more heat-resistant resistive elements, the permissible level of overheating of which is much higher.

Claims

Claim

1. A device for reducing DC ripple, containing input, output and common conclusions for connecting a source of input DC voltage and load, a first filtering transistor, a first buffer cell with input and output terminals connected to the device’s same terminals, as well as a control terminal consisting of the second and third transistors and the first and second resistors, the input voltage divider, consisting of series-connected third and fourth resistors, is free whose ends are connected to the input and common terminals, and their connection point is connected to the base terminal of the first transistor, and a control circuit, the collector terminal of the second transistor connected to the terminal of the first resistor, the emitter terminal of this transistor connected to the terminal of the second resistor, the free terminal of which is connected with the basic output of the second and emitter output of the third transistor, characterized in that, in order to improve the overall dimensions, the fifth and the resistors and the fourth transistor, the base terminal of which is connected to the control terminal of the buffer cell, and its emitter terminal is connected to the base terminal of the third transistor, one of the terminals of the fifth and sixth resistors and the collector terminal of the fourth transistor are interconnected and connected to the free terminal of the first resistor, and the free terminals of the fifth and sixth resistors are connected respectively to the input terminal of the buffer cell and the collector terminal of the second transistor, the emitter output of which is connected to the output the output terminal of the buffer cell, the control terminal of which is connected to the emitter terminal of the first transistor, the collector terminal of which is connected to the input terminal, the control circuit being made with the input, output, and common outputs connected to the input, common, and base terminals of the first transistor, respectively.

2. The device according to claim 1, characterized in that at least one buffer cell is additionally introduced, the input, output and control terminals of which are connected to the outputs of the main buffer cell of the same name.