SU1651231A1 - Устройство дл контрол сопротивлени - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и предназначено дл  контрол  сопротивлени  различных цепей. Цель изобретени  - повышение достоверности функционировани  - достигаетс  путем обеспечени  непрерывного контрол  в процессе бункцио- нировани , обеспечени  возможности проведени  самопроверки устройства и обеспечени  точной локализации неисправности. Нажатием переключател  2 устройство приводитс  в исходное состо ние. Триггеры 3, 10, 21, регистры 13, 30, счетчики 16, 19 обнул ютс . В элементах пам ти блока 14 пам ти и в элементе пам ти блока 24 управлени  и вычислений записана программа проверки. Измер емые сопротивлени  6 подключены к выходу 37 коммутатора 5 и входам 39 коммутатора 7. Через линию 23 задержки триггер 10 переводит- с  в состо ние 1. Комбинаци  выходных сигналов со счетчика 16 импульсов поступает на дешифратор 15, с выхода которого код поступает на входы из коммутатора 7, и обеспечиваетс  подключение одного из контролируемых сопротивлений 6 к входу аналого-циЛро- вого преобразовател  8. Выходные сигналы со счетчика 19 поступают на дешифратор 17. Выходной сигнал с триггера 10 через линию задержки 9 поступает на управл юдай вход аналого- цифрового преобразовател  8. Выходной сигнал с цифроаналогового преобразовател  33 поступает на первый вход блока 32 сравнени , на второй вход которого подаетс  напр жение от источника 11 эталонного напр жени . Если значение измер емого сопротивлени  не лежит в заданном диапазоне , то с выхода 66 блока 24 совпадени  кодов сигнал через бток 24 управлени  и вычислении поступает на вход прерывани  микропроцессора. Результат отображаетс  в блоке 25 индикации . 6 ил. (Л с сд N) СО

Description

Изобретение относитс  к электроизмерительной технике и предназначено дл  допускового контрол  сопротивлени  различных целей в контрольно- измерительной аппаратуре.

Целью изобретени   вл е с  повышение достоверности Функционировани  устройства.

На фиг. 1 представлена схема устройства дл  контрол  сопротивлени ;

на фиг. 2 - схема первого коммутатора; на фиг. 3 - схема второго коммутатора; на фиг. 4 - схема блока пам ти; на фиг. 5 - схема блока уп- 5 равлени  и вычислений; на фиг. 6 - схема блока совпадени  кодов.

Устройство дл  контрол  сопротивлени  содержит переключатель 1, переключатель 2, RS-триггер З, блок 4 10 эталонных резисторов, первый коммутатор 5, п объектов контрол  6, второй коммутатор 7, аналого-цифровой преобразователь 8, линию 9 задержки, RS-триггер 10, источник 11 эталонного 15 напр жени , элемент ИЛИ 12, регистр 13, блок 14 пам ти, дешифратор 15, счетчик 16 импульсов, дешифратор 17, элемент И 18, счетчик 19 импульсов, элемент ИЛИ 20, RS-триггер 21, элементно ИЛИ 22, линию 23 задержки, блок 24 управлени  и вычислений, блок 25 индикации , элемент И 26, элемент и 27. регистр 28, блок 29 совпадени  кодов, регистр 30, элемент И 31, блок 3225

сравнени , цифроаналоговый преобразователь 33, входы 34 коммутатора 5, вход 35 коммутатора 5, выход 36 коммутатора 5, выход 37 коммутатора 5 управл ющие входы 38 коммутатора 5,30

входы 39 коммутатора 7, вход 40 коммутатора 7, вход 41 коммутатора 7. выход 42 коммутатора 7, управл ющие входы 43 коммутатора 7, группу 44 п выходов блока 14 пам ти, группу 45 п входов блока 14 пам ти, группу 46 входов блока 14 пам ти, группу 47 входов блока 14 пам ти, группу 48 информационных входов блока 14 пам ти, группу 49 адресных входов блока 14 па-. м ти, группу 50 управл ющих входов блока 14 пам ти, восьмую группу информационных входов 51 блока пам ти 14, вход 52 блока 24 управлени  и вычислений , вход 53 блока 24 управлени , 45 выход 54 блока,24 управлени , выход 55 блока 24 управлени , шину 56 данных на считывание, шину 57 данных на запись , шину 58 управлени , адресную шину 59, вход 60 блока 24 управлени , вход 61 блока 24 управлени , адресный вход 62 блока 29 совпадени  кодов, управл ющий вход 63 -блока 29 совпадени , информационный вход 64 блока 29 совпадени , группу 65 входов блока 29 совпадени , выход 66 блока 29 совпадени , группу входов 67 блока 29 совпадени .

Коммутатор 5 (фиг. 2) содержит реле 6П, реле 69, реле 70, замыкающий1651231

с  контакт 71 реле 68, замыкакллийс  контакт 72 реле 69, переключаюыийс  контакт 73 реле 70.

Коммутатор 7 (фиг. 3) содержит реле 74, реле 75, реле 76, замыкающийс  контакт 77 реле 72, замыкаюшийс  контакт 78 реле 76, размыкающийс  контакт 79 реле 74, замыкающийс  контакт 80 реле 74.

Блок 14 пам ти (фиг. 4) содержит элемент 81 пам ти, элемент 82 пам ти , элемент 83 пам ти.

Блок 24 управлени  и вычислений (фиг. 5) содержит переключатель 84, RS-триггер 85, элемент ИДИ 86, генератор 87 импульсов, элемент И 88, генератор 89 импульсов, элемент И 90, микропроцессор 91, элемент НЕ 92, элемент ИЛИ 93, элемент 94 пам ти, переключатель 95, RS-триггер 96, мины данных на считывание 56 и на заись 57, шину 58 управлени  и адресную шину 59.

Блок 29 совпадени  кодов (фиг. 6) содержит группу 97 элементов И, элемент 98 совпадени  и группу 99 элементов И.

Выход переключател  1 подключен к S-входу триггера 3, R-вход которого соединен с выходом переключател  2, входом 52 блока 24 управлени  и вычислений , первым входом элемента ИЛИ 20, первым входом элемента ИЛИ 22, вторым входом элемента ИЛИ 12, R-вхо- дом триггера 21, пр мой выход триггера 3 подключен к управл ющему входу 35 коммутатора 5, к управл ющему входу 41 коммутатора 7, к второму входу элемента И 18 и к первому входу элемента И 27. выход 36 коммутатора 5 соединен с управл ющим входом 40 коммутатора 7, выход 37 через объект контрол  (контролируемые сопротивлени ) 6 подключен к группе 39 информационных входов коммутатора 7, управл ющие входы 43 которого соедине- i ны с п выходами дешифратора 15, а выход 42 - с информационным входом аналого-цифрового преобразовател  8, входы 34 коммутатора 5 соединены с выходами блока 4 эталонных сопротивлений , вход которого подключен к выходу источника il эталонного напр жени , входы 38 коммутатора 5 подключены к п выходам регистра 13, которые соединены с группой 45 п входов блока .14 пам ти, группа 46 п входов которого соединена с п выходами ле- шифратора 15. к информационным входам

оторого подключены выходы счетчика 16 импульсов, счетный вход которого оединен с выходом 54 блока 24 управени  и вычислений, со счетным входом

счетчика 19 импульсов, с входом линии 23 задержки и с вторым входом элемента ИЛИ 22, выходы счетчика 19 импульсов подключены к входам дешифратора 17, выходы которого соединены с группой 47 п входов блока 14 пам ти, группы 48, 49, 50, 51 управл ющих, адресных и информационных входов соединены по шинам данных 56, 57, управлени  58 и адресным 59 шинам с соответствующими выходами 56, 57, 58, 59 блока 24 управлени  и вычислений, выход 55 которого подключен к первому входу блока 25 индикации, второй вход которого соединен с выходом дешифратора 15, с первым входом элемента И 18, с вторым входом элемента ИЛИ 20, входом 53 блока 24 управлени  и вычислений , выход элемента ИЛИ 20 подключен к установочным входам счетчиков 16 и 19 импульсов, выход источника 11 эталонного напр жени  соединен с вторым входом блока 32 сравнени , выход которого соединен с первым входом элемента И 31, выход которого подключен к входу 60 блока 24 управлени  и вычислений, к входу 61 которого подключен выход 66 блока 29 совпадени  кодов, входы 62, 63, 64 которого соединены по шинам адреса 59, управлени  58 и данных 56, 57 соответственно с информационными выходами блока 29 управлени  и вычислений, к которому по соответствующим шинам .подключены первый, второй и третий входы регистра 28, треть  группа входов блока 25 индикации, первый, второй входы

и выход элемента И 26, второй, третий входы и выход элемента И 27, третий вход элемента И 26 соединен с пр мым выходом RS-триггера 21, к S-входу которого подключен выход элемента И 18, выход элемента ИЛИ 22 соединен с управл ющими входами регистров 13 и 30, к п входам регистра 13 подключена группа 44 выходов 14 пам ти, выход линии 23 задержки соединен с S-входом КЗ-триггера 10, к R-входу которого подключен выход элемента ШШ 12, первый вход которого соединен с-выходом аналого-цифрового преобразовател  8 и с вторым входом элемента И 31, пр мой выход RS-триггера 10 соединен с входом линии 9 задержки,

15

20

25

30

35

40

45

50

55

П

выход которой подкпючен к второму входу аналого-цифрового преобразовател  8, п выходов которого соединены с п входами 1тфроанллогового преобразовател  И и с п пходлми регистра 30, п выходов которого подключены к группе 67 п входов блока 29 совпадени , группа 65 п входов 65 которого соединена с п выходами регистра 28, выхоп цийроаналогового преобразовател  33 соединен с первым входом блока 32

сравнени .

Устройство дл  контрол  сопротивлени  работает следующим образом. Нажатием переключател  2 устройство приводитс  в исходное состо ние, т.е. триггеры 3, 10, 21, регистры 13, 30, счетчики 16, 19 импульсов привод тс  в состо ние О, В элементы 81, 82, 83 пам ти блока 14 пам ти и в элементе 94 пам ти блока 24 управлени  и вычислений записана программа проверки.

Измер емые сопротивлени  6 подключены к выходу 37 коммутатора 5 и к входам 39 коммутатора 7. В режиме контрол  сопротивлени  устройство начинает работать с нажатием переключател  84. При этом триггер 85 перебрасываетс  в состо ние 1 и на синхронизирующий вход микропроцессора 91 через элемент И 90 поступают импульсы с генератора 89 импульсов. Микропроцессор 91 переходит к выполнению программы контрол  сопротивлени  на соответствующем диапазоне.

Одновременно через элемент И 88 в счетчики 16 и 19 импульсов записываетс  первый импульс, а также через линию 23 задержки переводитс  в состо ние 1 триггер 10. Комбинаци  выходных сигналов со счетчика 16 импульсов поступает на дешифратор 15. С его выхода снимаетс  код, который поступает на входы 43 коммутатора 7. Он обеспечивает подключение одного из контролируемых сопротивлений 6 ко входу аналого-цифрового преобразовател  8.

Вькодные сигналы со счетчика 19 поступают на дешифратор 17. Код, снимаемый с дешифратора 17, обеспечивает считывание с элемента 83 пам ти в регистр 13 кода, соответствующего подключенному эталонному сопротивлению в блоке 4 эталонных резисторов. Выходна  информаци  с регистра 13 поступает на входы 38 коммутатора 5, который в соответствии с поступившим

кодом обеспечила г подключение эталонного речист ора с бтгока 4 к гчкоду М коммутатора 5.

Кроме того, выходные сигналы с де- шиФр тора 15 поступают на вход элемента 82 пам ти блока 14, обеспечива  считывание с него кода верхнего предела дл  контролируемого сопротивлени  6. Этот код записываетс  в пер- вую группу разр дов регистра 28.

Выходна  информаци  с регистра 13 подаетс  также на элемент 81 пам ти блок  14, обеспечива  считывание с него кода нижнего предела дл  конт- ролируемого сопротивлени  6. Этот код записываетс  во вторую группу разр дов регистра 28.

Выходной сигнал с триггера 10 через линию 9 задержки поступает на управл ющий вход аналого-цифрового преобразовател  8, обеспечива  начало его работы. С вторых выходов аналого-цифрового преобразовател  8 считываетс  параллельный код, пропорцио- напьный падению напр жени  на эталонном резисторе в блоке 4 и измер емом сопротивлении 6. Этот код поступает на информационные входы регистра 30 и цифроаналогового преобразовател  33

Выходной сигнал с цифроаналогового преобразовател  33 поступает на первый вход блока 32 сравнени , на второй вход которого подаетс  напр жение от источника 11 эталонного напр - жени .

При исправной работе аналого-цифрового преобразовател  8 напр жение } поступающее с выхода блока 33, меньше эталонного напр жени  от источни- ка 11. В этом случае блок 32 сравнени  выдает сигнал, эквивалентный логическому нулю. Если сигнал с выхода блока 33 равен или больше напр жени  источника 11, то блок 32 сравнени  выдает сигнал, эквивалентный логической единице, который поступает на второй вход элемента И 31. На первый вход элемента И 31 поступает сигнал Окончание преобразовани  с первого выхода аналого-цифрового преобразовател  3. Этот же сигнал через «элемент ИЛИ 12, поступает на R-вход триггера 10 и возвращает его в исходное (нулевое) состо ние,

С выхода регистра 30 сигнал поступает на вторые входы группы 99 элементов И блока 29 совпадени  кодов. На первые входы группы 99 элементов И

Q

п 5 9

40 д$ ,

5

подаетс  код с адресной шины 59 и шины управлени  58, С выходов группы 99 элементов И сигнал поступает на элемент 48 совпадени . При наличии сигналов на обеих группах входов мент 98 осуществл ет сравнение поступившего кода, эквивалентного измер емому сопротивлению 6, с кодом нижнего и с кодом верхнего пределов.

В случае, если значение измер емого сопротивлени  не лежит между значени ми верхнего и нижнего пределов , то с выхода 66 блока 29 совпадени  кодов выдаетс  сигнал, эквивалентный единице, который через элемент ИЛИ 93 блока 24 управлени  и вычислений поступает на вход прерывани  микропроцессора 91. Одновременно этот сигнал поступает на вход элемента НЕ 92.

По этому же сигналу осуществл етс  прекращение подачи импульсов с генератора 87 на элементы устройства контрол .

Аналогично работает устройство, если напр жение на первом входе блока 32 сравнени  превышает напр жение, поступающее на второй вход.

Локализаци  сопротивлени  Rx, параметры которого не укладываютс  в допуски, осуществл етс  микропроцессором 91 по информации, снимаемой с блока 14 пам ти, и индицируетс  на блок 25 индикации.

Дл  проведени  проверки необходимо нажать переключатель 84.

Если параметры сопротивлени  R- укладываютс  в заданные пределы, то следующим импульсом, поступающим с выхода генератора 87 импульсов, происходит подключение очередного сопротивлени  6 к входам аналого-цифрового преобразовател  8, триггер 10 переводитс  в состо ние 1 и процесс контрол  сопротивлени  повтор етс .

Этот процесс продолжаетс  до тех nopj пока не будут опрошены все п сопротивлений 6. При возбуждении (п+1) выхода у дешифратора 15 происходит сброс триггера 21 через элемент ИЛИ 86. Одновременно на блок 25 индикации выдаетс  информаци  об окончании проверки.

Дл  определени  технического состо ни  самого устройства предусмотрен в работе устройства режим самопроверки . С этой целью нажимаетс  переключатель 1, триггер 3 переводитс  в состо ние 1. выходным cm- налом обеспечиваетс  отключение входов и выходов сопротивлений 6 и подключение блока 4 эталонных резисторов через коммутаторы 5 и 7 к аналого- цифровому преобразователю 8.. Одновременно подаетс  сигнал на элементы И 18 и 27. После того как микропроцессор 91 считает информацию с элемен та И 27. начинаетс  процесс самопроверки устройства.

При возбуждении (п+1) выхода в дешифраторе 15 происходит переброс триггера 21 в состо ние 1. Выход- ной сигнал триггера 21 поступает на элемент И 26. Считанный единичный код с элемента И 31 соответствует окончанию самопроверки устройства.

Коды нижнего и верхнего пределов измер емых сопротивлений хран тс  в элементе 94 пам ти блока 24 управлени  и вычислений и через микропроцессор 91 записываютс  в элементы 81, G2, 03 пам ти блока 14 пам ти.

За счет непрерывного контрол    процессе функционировани  устройства, обеспечени  возможности проведени  самопроверки устройства и обеспечени  точной локализации места неис- правности повышаетс  достоверность функционировани  устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  сопротивлени , содержащее два коммутатора, исто ник эталонного напр жени , две линии задержки, блок пам ти, первый счетчик импульсов, первый элемент И, блок совпадени  кодов, последовательно соединенные -блок сравнени  и цифро- аналоговый преобразователь, два переключател , блок индикации, отличающеес  тем, что, с целью повышени  дсстоверности функционировани  устройства, дополнительно введе ны три RS-триггера, три элемента И, три элемента ИЛИ, три регистра управлени , аналого-цифровой преобразователь , блок эталонных резисторов, второй счетчик импульсов., два дешифрато- ра, блок управлени  и вычислений, выход первого переключател  подключен к S-входу первого триггера, R-вход которого соединен с выходом второго переключател , первым входом блока УП равлени  и вычислений, первым входом первого элемента ИЛИ, первым входом второго элемента ИЛИ, первым входом третьего элемента ИЛИ, R-входом второго триггер-}, примой РЫХОД первого RS-триггера подключен к управл ющему входу первого коммутатора, к первому управл ющему входу второго коммутатора , к первому входу первого элемента И и первому входу второго элемента И, первый выход первого коммутатора соединен с первым управл ющим входом второго коммутатора, второй выход первого коммутатора соединен с клеммой дл  подключени  первых выводов контролируемых сопротивлений, вторые выводы которых подключены к первой группе информационных входов второго коммутатора, вторые управл ющие входы которого соединены с п выходами первого дешифратора, а выхо с информационным входом аналого-цифрового преобразовател , вторые входы первого коммутатора соединены с выходами блока эталонных сопротивлений вход которого подключен к выходу источника эталонного напр жени , треть входы первого коммутатора подключены к п входам первого регистра и к первой группе п входов блока пам ти, втора  группа п входов которого соеднена с п выходами второго дешифратора , к информационным входам которого подключены выходы первого счетчика импульсов, счетный вход которого соединен с первым выходом блока управлени  и вычислений, с счетным входом второго счетчика импульсов, с входом первой линии задержки и с вторым входом второго элемента ИЛИ, выходы второго счетчикл импульсов подключены к входам второго дешифратора, выходы которого соединены с третьей группой п входов блока пам ти, четверта , п та , неста  и седьма  группы входов которого соединены с вторым, третьим, четвертым и п тым выходами блока управлени  и вычислений, шестой выход которого подключен к первому входу блока индикации, второй вход которого соединен с выходом второго дешифратора, с вторым входом первого элемента И, с вторым входом первого элемента ИЛИ. вторым входом блока управлени  и вычислений, выход первого элемента ИЛИ подключен к установочным входам первого и второго счетчиков импульсов, выход источника эталонного напр жени  соединен с вторым входом блока сравнени , выход которого соединен с первым входом третьего элемента И, выход которого подключен к третьему входу блока уп

   равлени  и вычислений, к четвертому входу которого подключен выход блока совпадени  кодов, первый, второй, и третий входы которого соединены с третьим, четвертым и п тым выходами блока управлени  и вычислений и с первым , вторым и третьим входами второго регистра соответственно, третий, четвертый и п тый входы блока индикации соединены соответственно с вторым, четвертым и п тым выходами блока управлени  и вычислений, первым, вторым входами и выходом четвертого элемента И, вторым, третьим входами и выхо- дом второго элемента И, третий вход четвертого элемента И соединен с пр мым выходом второго RS-триггера, к S-входу которого подключен выход первого элемента И, выход второго элемента ИЛИ соединен с управл ющими входами первого и третьего регистров,

   к п входам первого регистра подключена перва  группа выходов блока пам ти , выход первой линии задержки соединен с S-входом третьего RS-триггера , к R-входу которого подключен выход третьего элемента ИЛИ, второй вход которого соединен с выходом аналого-циЛрового преобразовател  и с вторым входом третьего элемента И, пр мой выход третьего RS-триггера соединен с входом второй линии задержки , выход которой подключен к второму входу аналого-пиАрового преобразовател , п выходов которого соединены с п входами цис роаналогового преобразовател  и с п входами третьего регистра , п выходов которого подключены к четвертой группе п входов блока совпадени , п та  группа п входов .оторого соединена с п выходами второго регистра.

   I

   I ..I

   S061SS

   . Фие. б. 6S 6i6tt€

   |CtCT-rfQ-

   HT-ic-if. 3l

   p ; за -. 59

   -Э

   L. .,

   6565

   ЈW 6.

   Составитель l). Минкин

   Радактор 0,.СтенинаТехред М ДиДык 1 1 JLf.-. 1..

   Заказ 1981Тираж 426Подписное

   ВНИИПИ Государствочиого комитета по изобретени м и открыти м при ГКНТ СССР I 1303т, Могква, Ж-35, Раушска  наб,, д. А/5

   Производи1 ненно-иэдагельо кий комбинат Патент, г. Ужгород, ул. Гагарина, 101

   jfSS