SU1642527A1

SU1642527A1 - Реверсивный регистр сдвига

Info

Publication number: SU1642527A1
Application number: SU894663138A
Authority: SU
Inventors: Николай Яковлевич Какурин; Анна Николаевна Макаренко; Леонид Геннадьевич Ефименко; Владимир Алексеевич Рустинов
Original assignee: Харьковский Институт Радиоэлектроники Им.Акад.М.К.Янгеля
Priority date: 1989-03-15
Filing date: 1989-03-15
Publication date: 1991-04-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах диагностировани и статистической обработки информации. Цель изобретени - повышение быстродействи реверсивного регистра сдвига в режиме уплотнени информации за счет определени числа единиц в неуплотненной кодовой комбинации и установки регистра в состо ние, соответствующее сжатой комбинации, за врем одного такта. Реверсивный регистр сдвига содержит в каждой чейке двухступенчатый IK-триггер, первый и второй элементы ИЛИ, первый и второй элементы ИЛИ-НЕ, четыре элемента И, в каждой чейке третий элемент ИЛИ, в каждой чейке , кроме первой и последней, четвертый элемент ИЛИ, первый и второй дополнительные элементы ИЛИ. Введение дополнительных элементов - сумматора числа единиц неуплотненной кодовой комбинации , первого и второго дешифраторов кода суммы - позвол ет повысить быстродействие реверсивного регистра сдвига в режиме уплотнени до одного такта. 1 ил. сл с

Description

Изобретение относитс к вычислительной технике и может быть использовано в устройствах диагностировани и статистической обработки информации.

Целью изобретени вл етс повышение быстродействи регистра в режиме уплотнени информации.

На чертеже представлена схема регистра сдвига.

Регистр содержит в каждой чейке пам ти (К-триггер 1, первый 2 и второй 3 элементы ИЛИ, первый 4 и второй 5 элементы ИЛИ-НЕ, первый 6, второй 7. третий 8 и четвертый 9 элементы И, третий элемент ИЛИ 10, в каждой чейке (кроме первой и последней) - четвертый элемент ИЛИ 11, сумматор 12,дешифраторы 13 и 14, первый

15 и второй 16 дополнительные элементы ИЛИ, вход 17сброса регистра, вход сдвига , пр мой информационный вход 19 при сдвиге вправо, инверсный информационный вход 20 при сдвиге вправо, выход 21 информации в пр мом последовательном коде при сдвиге вправо, вход 22 управлени режимом работы Сдвиг/уплотнение,-входы управлени реверсом вправо 23 и влево 24, пр мой информационный вход 25. инверсный информационный вход 26 и пр мой информационный выход 27 при сдвиге влево .

Реверсивный регистр сдвига работает следующим образом.

Регистр сдвига в зависимости от сигнала управлени , подаваемого на вход 22 упо

-N Ю СЛ ГО

VI

равлени режимом, может работать в двух режимах - сдвига кода и уплотнени информации . При единичном значении сигнала управлени на входе 22 регистр работает в режиме сдвига кода. При этом на первых входах элементов ИЛИ-НЕ 4 и 5, ИЛИ 15 и 16, на третьих входах элементов И 6-9 и на входах стробировани дешифраторов 13 и 14 устанавливаютс единичные значени сигналов. В результате на всех выходах де- шифраторов 13 и 14, на выходах всех элементов ИЛИ 10 и 11 и, следовательно, на третьих и четвертых входах элементов ИЛИ 2 и 4 всех чеек устанавливаютс нулевые значени сигналов. Направление сдвига оп- редел етсл значением сигналов на входах 23 и 24 управлени реверсом.

При подаче единичного сигнала на вход

23и нулевого на вход 24 вследствие наличи единичных сигналов на вторых входах эле- ментов И 6 и 7 и нулевых сигналов на вторых входах элементов И 8 и 9 всех чеек замкнуты св зи между пр мыми и инверсными выходами IK-триггера 1 i-й чейки и, соответственно, I- и К-входами tK-триггера 1 (I + 1)-й чеек (i 1, п-1), выполн етсс режим сдвига вправо.

Входна информаци в виде парафаз- ного последовательного кода при сдвиге вправо поступает на входы 19 и 20 или в виде однофазного - на вход 19. Выходом последнего однофазного кода при сдвиге вправо вл етс выход 21, соединенный с пр мым выходом IK-триггера 1 последней чейки.

При подаче единичного сигнала на вход

24и нулевого - на вход 23 вследствие наличи нулевых сигналов на вторых входах элементов И 6, 7 и единичных сигналов на вторых входах элементов И 8 и 9 всех чеек замкнуты св зи между пр мым и инверсным выходами IK-триггера 1 i-й чейки и, соответственно, 1-й К-входами IK-триггера 1 (1)-й чейки (I п, 2), выполн етс режим сдвига влево. Входна информаци в виде парафазного последовательного кода при сдвиге влево поступает на входы 25 и 26 или

в виде одноразр дного - на вход 25. Выходом последовательного однофазного кода при сдвиге влево вл етс выход 27, соеди- ненный с пр мым выходом IK-триггера первого разр да.

При нулевом значении сигнала управлени на входе 22 регистр работает в режиме уплотнени (сжати ) информации. Направ- ление уплотнени , как и в режиме сдвига, определ етс значением сигналов на шинах 23 и 24 реверса.

Код неуплотиенной двоичной комбинации , записанный в регистр, с пр мых выходов триггеров 1 всех чеек поступает на входы сумматора 12 и формирует на его выходах двоичный код суммы числа единиц, что приводит к по влению единичного сигнала на одном из выходов одного из дешифраторов 13 или 14. В режиме уплотнени вправо на вход 22 управлени режимом подан нулевой сигнал, на вход 23 - единичный, на вход 24 - нулевой. Соответственно нулевое значение сигнала поступает на первые входы элементов ИЛИ-НЕ 4 и 5 всех чеек и на вход стробировани дешифратора 14. Единичный сигнал с возбужденного i-ro выхода дешифратора 14 поступает на первый вход элемента ИЛИ 11 соответствующего разр да (счита справа налево от последнего разр да) и проходит далее по цепи элементов ИЛИ 11 включительно до п-го разр да. В результате на четвертых входах элементов ИЛИ 2 и, следовательно, на :входах IK-триггеров 1 чеек (п - I + 1) п

установ тс единичные, а на четвертых входах элементов ИЛИ 2 и на 1-входах триггеров 1 чеек (п - I) 1 - нулевые сигналы.

На входе К триггера 1 каждой чейки значение сигнала противоположно значению сигнала на 1-входе триггера 1 этой чейки. Подача одного импульса сдвига на вход 18 сдвига при нулевом сигнале на входе 22 управлени режимом приведет к установке fpnrrepOB 1 чеек1-(п-) в нулевое, а триггеров 1 чеек (п - i + 1)п-в единичное

состо ни .

При дальнейшей подаче импульсов сдвига состо ние регистра не измен етс . При установке единичного сигнала на шине 22 управлени режимом сжата информаци выводитс из регистра сдвигом вправо.

Врем сжати информации вправо - один такт.

В режиме уплотнени влево на вход 22 управлени режимом подаетс нулевой, на вход 23 - нулевой, на вход 24 - единичный сигналы. Соответственно нулевое значение сигнала поступает на первые входы элементов ИЛИ-НЕ 4 и 5 всех чеек, на вход стробировани дешифратора 13. Единичный сигнал с входа 24 поступает на вход стробировани дешифратора 14 через элемент ИЛИ 16, запреща декодирование двоичного кода суммы. В результате на всех выходах дешифратора 14 присутствуют нулевые сигналы, дешифратор 13 в это врем открыт нулевым сигналом на входе стробировани . Единичный сигнал с возбужденного 1-го выхода дешифратора 13 поступает на первый вход элемента ИЛИ 10 соответствующего разр да (счита слева направо от первого разр да) и проходит далее по цепи элементов ИЛИ 10 до первого разр да включительно.

В результате на третьих входах элементов ИЛИ 2 и. следовательно, на 1-входах

триггеров 1 чеек I, i - 1 1 установ тс

единичные, а на третьих входах элементов ИЛИ 2 и на 1-входах триггеров 1 чеек (I + 1),

(I + 2)п - нулевые сигналы. На входе К

триггера 1 каждой чейки значение сигнала противоположно значению сигнала на I- входе триггера 1 этой чейки.

Подача одного импульса сдвига на вход 18 сдвига при нулевом сигнале на входе 22 управлени режимом приведет к установке триггеров 1 чеек 1-1 в единичное, а триггеров 1 чеек (i + 1) - п - в нулевое состо ние.

При дальнейшей подаче импульсов сдвига состо ние реверсивного регистра не измен етс .

При установке единичного сигнала на входе 22 управлени режимом сжати информаци выводитс из регистра сдвигом влево.

Врем сжати информации влево - один такт.

Claims

Формулаизобретени

Реверсивный регистр сдвига, содержащий чейки пам ти, кажда из которых, кроме первой и последней, состоит из IK-триггера, четырех элементов И и четырех элементов ИЛИ, а перва и последн чейки пам ти - из IK-триггера, четырех элементов И и трех элементов ИЛИ, и первый и второй дополнительные элементы ИЛИ, причем пр мой и инверсный выходы IK- триггеров каждой чейки пам ти, кроме по- следней, соединены с первыми выходами соответственно второго и первого элементов И последующей чейки пам ти, а пр мой выход IK-триггера последней чейки пам ти вл етс последовательным инфор- мационным выходом регистра при сдвиге вправо, первые входы второго и первого элементов И первой чейки пам ти вл ютс соответственно пр мым и инверсным по- следовательными информационными входами регистра при сдвиге вправо, пр мой и инверсный выходы IK-триггеров каж- дрй чейки пам ти, кроме первой, соединены с первыми входами соответственно четвертого и третьего элементов И предыдущей чейки пам ти, а пр мой выход IK-триггера первой чейки пам ти вл етс последовательным информационным выходом регистра при сдвиге влево, первые входы четвертого и третьего элементов И последней чейки пам ти вл ютс соответственно пр мым и инверсным последовательными информационными входами регистра при сдвиге влево в каждой чейке пам ти, выходы первого и третьего элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с К-входом IK- триггера, выходы второго и четвертого элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с 1-входом IK-триггера, вторые входы первого и второго элементов и всех чеек пам ти соединены и вл ютс входом реверса вправо, вторые входы третьего и четвертого элементов И соединены и вл ютс входом реверса влево, входы сброса и тактовые входы IK- триггеров соединены и вл ютс соответственно входом сброса и сдвига регистра, первый вход третьего элемента ИЛИ каждой чейки, кроме последней и предпоследней, соединен с выходом третьего элемента ИЛИ последующей чейки пам ти, первый вход четвертого элемента ИЛИ каждой чейки, кроме второй, еоединен с выходом четвертого элемента ИЛИ предыдущей чейки пам ти , а первый вход третьего элемента ИЛИ последней чейки пам ти соединен с выходом четвертого элемента ИЛИ предпоследней чейки пам ти, отличающийс тем, что, с целью повышени быстродействи регистра в режиме уплотнени информации, в него введены сумматор, первый и второй дешифраторы, а в каждую чейку пам ти - первый и второй элементы ИЛИ-НЕ, первые входы которых и третьи входы каждого элемента И каждой чейки пам ти соединены и вл ютс входом управлени режимом работы регистра, пр мые выходы IK-триггеров всех чеек пам ти соединены с соответствующими входами сумматора, выходы которого соединены с соответствующими информационными входами первого и второго дешифраторов, входы стробировани которых соединены соответственно с выходами первого и второго дополнительных элементов ИЛИ, первые входы которых соединены с первым входом первого элемента ИЛИ - НЕ первой чейки пам ти, а вторые входы вл ютс входами управлени реверсом соответственно вправо и влево регистра , каждый выход, кроме последнего, первого дешифратора соединен с вторым входом третьего элемента ИЛИ соответствующей чейки пам ти, а последний - с вторым входом первого элемента ИЛИ-НЕ и третьим входом первого элемента ИЛИ последней чейки пам ти и первым входом третьего элемента ИЛИ предпоследней чейки пам ти, первый выход второго дешифратора соединен с вторым входом третьего элемента ИЛИ последней чейки пам ти, выходы с второго по предпоследний соединены с вторыми входами четвертых элементов ИЛИ чеек пам ти с предпоследней по вторую соответственно, а последний выход - с четвертым входом первого элемента ИЛИ и вторым входом второго элемента ИЛИ-НЕ первой чейки пам ти и первым входом четвертого элемента ИЛИ второй чейки пам ти, выход третьего элемента ИЛИ каждой чейки пам ти, кроме последней, соединен с третьим входом первого элемента ИЛИ и с вто рым входом пер- вого элемента ИЛИ-НЕ данной чейки

0

пам ти, а выход четвертого элемента ИЛИ каждой чейки пам ти, кроме первой и последней , и выход третьего элемента ИЛИ последней чейки пам ти соединен с четвертым входом первого элемента ИЛИ и с вторым входом второго элемента ИЛИ-НЕ данной чейки пам ти, выходы первого и второго элементов ИЛИ-НЕ каждой чейки пам ти соединены соответственно с третьим и четвертым входами второго элемента ИЛИ данной чейки пам ти.