SU1638661A1

SU1638661A1 - Устройство дл измерени сопротивлени изол ции электрических сетей

Info

Publication number: SU1638661A1
Application number: SU894643338A
Authority: SU
Inventors: Анатолий Васильевич Шебелист; Николай Иванович Фомин
Original assignee: Предприятие П/Я М-5156
Priority date: 1989-01-27
Filing date: 1989-01-27
Publication date: 1991-03-30

Abstract

Изобретение относитс к электроизмерительной технике и может быть использовано дл измерени эквивалентного сопротивлени изол ции электрических сетей посто нного тока. Цель изобретени - повышение точности и быстродействи , достигамое за счет того, что контроль напр жени на корпусе осуществл етс методом сравнени , а в качестве блока 16 исАЗ пользуетс функциональный преобразователь . Блок 15 управлени и форми- , ровани временных параметров формирует в заданные моменты времени управл ющие сигналы, поступающие на ключи 1-8. При срабатывании ключа 6 на первый вход блока 14 сравнени коммутируетс опорное напр жение, превышающее начальное напр жение, зафиксированное блоком 10, запоминающим на заданную величину напр жени , вырабатываемую источником 12 эталонного напр жени . При срабатывании ключа 2 к первому полюсу сети 19 подключаетс первый вход низкоимпеданс- ного форсирующего канала 9. Потенциал корпуса сети 19 фиксируетс запоминающим блоком 11. При срабатывании ключа 4 коммутируемый зажим резистора 13 подключаетс к второму полюсу сети 19 через запоминающий а SS (Л

Description

19

ОЭ

СЈ

оо о оэ

31638661

блок 10, на выходе которого действует начальное напр жение. Цифровой код измеренного интервала вьщаетс в

арифметический блок 16 и поступает в блок 17 индикации. 5 ил.

25

Изобретение относитс к электроизмерительной технике и предназначе- jg но дл измерени эквивалентного сопротивлени изол ции электрических сетей посто нного тока, наход щихс под напр жением и имеющих значительные емкости полюсов по отношению к корпусу. f5

Целью изобретени вл етс повышение точности и быстродействи измерени сопротивлени изол ции.

На фиг. 1 приведена блок-схема устройства дл измерени сопротивлени 20 изол ции электрических сетей} на фиг. 2 - временна диаграмма работы

устройства; на фиг. 3 - блок-схема блока управлени ; на фиг.4 и 5 - эквивалентные схемы замещени сети в различные интервалы времени.

Устройство дл измерени сопротивлени изол ции электрических сетей содержит ключи 1-8, низкоим- педансный форсирующий канал 9, 30 запоминающие блоки 10 и 11, источник 12 эталонного напр жени , резистор 13, блок 14 сравнени , блок 15 управлени и формировани временных параметров, арифметический 35 блок 16, блок 17 индикации, шину 18 запуска, электрическую сеть 19. Низкоимпедансньш форсирующий канал 9 своим первым выводом подключен к корпусу (первому выводу электриче- 40 ской сети) и к общей шине устройства, котора соединена с первым входом блока 14 сравнени , через ключи 3 и 5 - с первыми входами запоминающих блоков 10 и 11 соответственно, че- 45 рез последовательно соединенные резисторы 13 и ключ 4 - к выходу запо- минающего блока 10 и первым входам ключей 6 и 7.

Второй вывод канала 9 через ключ 50 2 подключен к первому полюсу электрической сети 19, третий вывод через ключ 1 - к второму полюсу электрической сети 19 и вторым входам запоминающих блоков 10 и 11. Выход запоми- 55 нающего блока 11 через ключ 8 подключен к выходу ключа 7, первому выводу источника 12 эталонного напр жени и второму входу блока 14 сравнени .

5

jg f5

0

0 5 0 45

0 5

Второй вывод источника 12 питани эталонного напр жени подключен к выходу ключа 6. Выход блока 14 сравнени подключен к второму входу блока 15 управлени и формировани временных параметров, первый вход которого под- ключьн к шине 18 запуска. Выход блока 15 управлени и формировани временных параметров подключен к входу арифметического блока 16, выход которого подключен к входу блока 17 индикации. Вторые (управл ющие) входы А1-А8 ключей с 1 по 8 включительно соединены соответственно с выходами А1-А8 блока 15 управлени и формировани временных параметров с второго по дев тый включительно.

Низкоимпедансный форсирующий канал 9 в простейшем случае представл ет собой резистивно-емкостную цепь. Арифметический блок 16 представл ет собой функциональный преобразователь.

Блок 15 управлени и формировани временных параметров (фиг 3) содержит блок 20 согласующих усилителей, формирователь 21 одиночного импульса, формирователь 22 задержки, элемент ИЛИ 23, триггер 24, сдвиговый регистр 25, элемент ИЛИ 26, генератор 27 счетных импульсов, элемент И 28, счетчик 29 импульсов, регистр 30, клемму 31 входных импульсов Пуск, клемму 40 входных импульсов Счет.

Блок 20 согласующих усилителей содержит согласующие усилители 32-39.

Клемма 31 входных импульсов Пуск подключена к входу S триггера 24, к входам R сдвигового регистра 25 и счетчика 29 импульсов и через формирователь 21 одиночного импульса - к входу согласующего усилител 34 и к первому инвертирующему входу элемента ИЛИ 23, неинвертирующий вход которого соединен с клеммой 40 входных импульсов Счет, а второй инвертирующий вход через формирователь 22 задержки соединен с выходом 2р регистра 25 и входом согласующего усилител 36. Выход элемента ИЛИ 23 соединен с синхровуодами С регистра 25 и триггера 24, nxo.ii U которого соединен с шиной О, а выход - с входом П регистра 25, выходы 1р и Зр которого соединены с соответствующими входами элемента ИЛИ. 26, выход которого соединен с входами согласующих усилителей 33 и 37.

Выход 5р регистра 25 соединен с входами согласующих усилителей 32 и 38, выход Ар соединен с входами согласующих усилителей 35 и 39, с синхро- входом С регистра 30, а также с первым входом элемента И 28, второй вход которого соединен с выходом генератора 27 счетных импульсов, а выход - с синхровходом счетчика 29, поразр дные выходы которого соединены соответственно с информационными входами D регистра 30, поразр дные выходы которого вл ютс первым выходом блока 15 управлени и формировани временных параметров. Выходы согласующих усилителей 32 и 39 включительно вл ютс выходами блока 15 управлени и формировани временных параметров с 2 по 9 включительно.

Устройство дл измерени сопротивлени изол ции электрических сетей работает следующим образом.

рез клеммы 31 и 40 в соответствии с графиками 1 и 11 на фиг.2, а также формировани цифрового кода, соответствующего временному интервалу &(:, t g - tg- на диаграмме 10 на фиг.2.

Длительность импульса A3 равна , и должна быть достаточной дл фиксации начального напр жени запоминающем устройстве.

После окончани действи импульса A3 в момент t2 формируютс импульсы А2 и Аб. В результате срабатывани ключа 6 на второй вход блока 14 сравнени коммутируетс опорное напр жение U U

10

инаи в

15

Jon

превышающее

HQl(, зафиксированное запоминающим блоком 10, на заданную величину на- 20 пр жени иэ, вырабатываемого источником 12 эталонного напр жени .

В результате срабатывани ключа 2 к первому полюсу сети 19 подключаетс второй вывод низкоимпедансного форси 25 рующего канала 9. Потенциал корпуса, подключенный к первому входу блока 1 сравнени , форсированно возрастает и к моменту tg достигает уровн U,, установленного на втором входе блоВ исходном состо нии до момента tz 30 ка 14 сравнени . На выходе блока 14

(фиг.2) на корпусе действует начальное напр жение UHq4 уровень которого определ етс соотношением величин сопротивлений изол ции полюсов сети R1 и R 2:

но ч

и

С R + R

где Uc - напр жение сети.

Цикл измерени эквивалентного сопротивлени изол ции

R9

R R

Rf + R2

чинаетс в момент t при получении импульса Пуск по шине 18 блоком 15 управлени . Блок 15 управлени и формировани временных параметров формирует управл к чие логические импульсы А1-А8 в соответствии с графиками 2-9 на фиг.2. Импульсы А1-А8 поступают на входы соответствующих ключей 1-8 и устанавливают их в провод щее (открытое) состо ние.

Блок 15 управлени и формировани временных параметров предназначен дл формировани управл ющих сигналов А1-А8,- диаграмма которых приведена, на фиг.2, графики 2-3, при получении входных импульсов Пуск и Счет че

86616

10

инаи в

15

Jon

превышающее

В результате срабатывани ключа 2 к первому полюсу сети 19 подключаетс второй вывод низкоимпедансного форси- 25 рующего канала 9. Потенциал корпуса, подключенный к первому входу блока 14 сравнени , форсированно возрастает и к моменту tg достигает уровн U,, установленного на втором входе бло

35

сравнени в момент t 3 формируетс импульс Счет, поступающий на второй вход блока 15 управлени и формировани временных параметров. При этом блок 15 управлени и формировани временных параметров прекращает действие импульсов А2 и Аб и формирует импульс А5. Эквивалентна схема замещени сети в интервал времени от 40 сз Д° Ч имеет вид, изображенный на фиг. 4, где Uc

U on Уровень опорного

45

- напр жение сети,

напр жени

(фиг.2, график 10). В момент tg производитс коммутаци , размыкани К1 и справедливо решение переходного процесса

+ 1 1,

Х4

50

55

Cf

.--Sr- 1.-.d (Uc - Ucg) + Uc - Исг„ cJdUcz

Ucz Rl

0.

. 10

Характеристическое уравнение:

p(ci + с2)+(- +-Ј5) о;

р 1

1

v

™«R lfTEf C9-C1+C2;

Uc исгпр+ исгсв i

U

- UcRl и - C2np R1 +R2 иач

-tp Кзсэ Ј3 исе.сь Ае Ае Ае

при t 0, в момент (t + А Uon .

А иоп икаО

t /т

Uci unot,+ (on - и«ач)е °Э (реше- ние уравнени ).

Потенциал корпуса с момента t уменьшаетс по экспоненциальному закону и в конце заданного интервала времени ДЬ t(- -ъ достигает порогового уровн Unop , который фикси- руетс запоминающим устройством 11.

ттл. fn- П « 1э

ор

пор и иач + (и°п - инЧЧ)е l j

45

де Unop, UHa4,

U - напр жени пороговое, начальное и опорное в соответствии с графиком 10 на фиг.2;

At - заданный интервал времени , формируемый в бло- 50 ке 15 управлени и формировани временных параметров , формирователе

22,

55 С9 КЭС g - посто нна времени

сети, причем R1R2

R1 +R2

-, С э С1 +С2,

0

5

20

25

30

35 где R1 и R2 - сопротивление изол ции)

полюсов сети;

С1 и С2 - емкости изол ции полюсов сети.

В момент t4 блок 15 управлени и формировани временных параметров прекращает действие и мпульса А5 и формирует импульсы А2, А6,

В интервале времени от t4 до tff происходит форсированное увеличение потенциала корпуса до уровн Uon аналогично процессу, происход щему в интервале времени от tz . до t3 и описанному выше.

В момент времени ts блок 14 сравнени вырабатывает очередной импульс Счет, блок 15 управлени и формировани временных параметров прекращает действие импульсов А2, А6 и формирует начало импульсов АД и А8. В результате срабатывани ключа 8 напр жение Unop , зафиксированное в запоминающем блоке 11, коммутируетс на второй вход блока 14 сравнени . В результате срабатывани ключа 4 коммутируемый зажим резистора 13 подключаетс к второму полюсу сети 19 через запоминающий блок 10, на выходе которого действует начальное напр жение U KQq , зафиксированное в интервале времени t2 - t.

Эквивалентна схема замещени сети в интервале времени от tj-aot имеет вид, изображенный на фиг.5, где Ug - напр жение сети, Uon и иноц уровни опорного и начального напр жений (фиг.2, График 10). I

В момент t - производитс коммутаци , размыкание ключа 1, при этом решение переходного процесса имеет вид

45

l +

i, i „+ i

4 + 1,

где i,, - ig. - текущие значени токов в соответствии с обозначением на фиг.5.

ис с, + се

ис, ис - и

сч

где Uc, и UС2 - текущие значени

напр жений на С1 и С2.

Потенциал корпуса U сг с момента ( t уменьшаетс по экспоненциальному закону и к моменту 16 достигает уровн .порогового напр жени Uno Блок

14 сравнени вырабатывает очередной импульс Счет...

пор где Atx

1

и«ач+ (on

- U.

нам

к

)е(2)

Э1

te - t 5 - измеренньй интервал времени; КЭ(С9 - посто нна вреR

Э1

ненной коммутации, причем

R:)Rfr 9 + R1

15

мени сети с учетом выпол- который определ ет начало измерени ,

установку в исходное состо ние элементов блока 15 управлени . Период (интервал ) следовани импульсов Пуск не может быть меньше цикла измерени , т.е. интервала t -

Временной интервал t - t равен длительности выходного импульса формировател 21 одиночного импульса и должен быть достаточен дл фиксации начального напр жени U мац в запоминающем блоке 10. Вспомогагде Rq - величина дополнительного ре зистора 13.

Реша уравнени 1 и 2, получим зависимость дл эквивалентного сопротивлени изол ции:

20

Atx R,C

f-э

R(R9 + R) Ч At

RgRc

- Vbt,

R

-1).

1;

(3)

Из формулы (3) видно, что искомое значение эквивалентного сопротивлени изол ции зависит только от одной переменной /it интервала времеВспомогательные интервалы t g - 12, t- t, t7 - t6 завис т от параметров исследуемой сети (величин емкостей С1 и С2)j от максимально допустимого тока перезар да емкостей С2 и С1 через низкоимпедансный форсирующий канал 9 (задаетс потребителем ) ; от выбранной величины превышеПОР

над U

чач

ни напр жени U т.е. U, (U, а: 0,05 Uf) . ни, измер емого блоком 15 управлени .35 Оговоренные вспомогательные интерНифровой код измеренного интер- валы на пор док и более меньше измевала u.ty в момент времени tg выдаетс в арифметический блок 16, где он преобразуетс в код, соответствующий значению эквивалентного сопротивле- 40 ни изол ции, и выдаетс на индикацию в блок 17 индикации.

При необходимости проведени циклических (многократных) измерений с целью ускорени возврата уровн напр же- ни на корпусе в исходное состо ние в момент времени tg блок 15 управлени и формировани временных параметров прекращает действие импульсов А4, А8 и формирует импульсы А1, А7.

В результате срабатывани ключа 7 напр жение UH04, зафиксированное запоминающим устройством 11, коммутируетс на второй вход блока 14 сравнени . В

50

результате срабатывани ключа 1 второй выполнен как функциональный преобполюс сети 19 коммутируетс на третий вывод низкоимпедансного форсирующего канала 9 и потенциал корпуса форсированно уменьшаетс до начального уровразователь таким образом, что кажд му значению неизвестной величины A соответствует определенное значени Ra.

н инац. В момент времени t блок 14 сравнени формирует импульс Счет, блок 15 управлени и формировани временных параметров прекращает действие импульсов А1 и А7, и устройство готово дл проведени очередного цикла измерени . Временна отметка t совпадает с передним фронтом импульса Пуск,

тельный интервал

ti

зависит от

5

0

класса запоминающего блока и может быть менее 1 мкс.

Вспомогательные интервалы t g - 12, t- t, t7 - t6 завис т от параметров исследуемой сети (величин емкостей С1 и С2)j от максимально допустимого тока перезар да емкостей С2 и С1 через низкоимпедансный форсирующий канал 9 (задаетс потребителем ) ; от выбранной величины превышеПОР

над U

чач

,05 Uf) . ательные интер

рительных интервалов t - t 5 и t€-t.

которые фактически определ ют цикл полного измерени .

, (0,1--0,5)сэ ,

Интервал

где Ј.

ч-ч- предполагаема номинальна

величина посто нной времени сети.

При увеличении интервала снижаетс быстродействие устройства , но при этом может быть достигнута больша точность измерений. При конкретной реализации может быть несколько устанавливаемых поддиапазонов измерений R и соответствующих им значений интервалов t 4 - t3 .

Интервал tg-tg- utx - измеренна величина.

Арифметический блок 16 может быть

выполнен как функциональный преобразователь таким образом, что каждому значению неизвестной величины Atx соответствует определенное значение Ra.

Г/УСК

Claims

Формула из обретения

Устройство для измерения сопротивления изоляции электрических сетей, содержащее резистор, один из вы-20 водов которого соединен с корпусом, , два ключа, вход каждого из которых подключен к соответствующей фазе контролируемой электрической сети, последовательно соединенные блок управле- 75 ния и формирования временных параметров, арифметический блок и блок индикаций, первый вход блока управления соединен с линией запуска, отличающееся тем, что, с целью ЗС повышения точности и быстродействия, в него введены низкоимпедансный форсирующий канал, два запоминающих блока, источник опорного напряжения, шесть ключей и блок сравнения, выход которого соединен с вторым входом блока управления и формирования временных параметров, низкоимпедансный формирующий канал своим первым выводом подключен к корпусу сети и к общей шине устройства, которая соединена с первым входом блока сравнения, через третий и четвертый ключи - с первыми входами первого и второго запоминающих блоков соответственно, через последовательно соединенные резистор и пятый ключ - с выходом первого запоминающего блока и первым входом . шестого и седьмого ключей, второй и третий выводы канала соединены с первыми входами первого и второго ключей, третий вывод канала через первый ключ подключен также к вторым входам первого и второго запоминающих блоков, выход второго запоминающего блока через восьмой ключ подключен к выходу седьмого ключа, второму входу блока сравнения и первому выводу источника эталонного напряжения, второй вывод которого подключен к выходу шестого ключа, вторые входы ключей с первого по восьмой включительно соединены с выходами блока управления и формирования временных параметров с второго по девятый включительно.

сриг. 3.

Фиг. 3

Φί/г. У ф _т (Т) UtTf

4^Lf

Kt' I сг

JZ3 | )Uuou.

Риг. 5~