SU1633368A1

SU1633368A1 - Цифровой измеритель показателей качества электрической энергии трехфазной сети

Info

Publication number: SU1633368A1
Application number: SU884442088A
Authority: SU
Inventors: Виктор Яковлевич Майер; Зения; Людмила Леонидовна Петровская
Original assignee: Запорожский машиностроительный институт им.В.Я.Чубаря
Priority date: 1988-06-15
Filing date: 1988-06-15
Publication date: 1991-03-07

Description

(21)4442088/24

(22)15.06.88

(46) 07.03.91. Бкш. № 9

(71)Запорожский машиностроительный институт им. В.Я. Чубар

(72)В.Я. Майер (SU), Зени (MG) и Л.Л. Петровска (SU)

(53)681.325 (088.8)

(56)Авторское свидетельство СССР № 1307396, кл. G 01 R 29/16, 1985.

Авторское свидетельство СССР № 951192, кл. G 01 R 29/16. 1980.

(54)ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ПОКАЗАТЕЛЕЙ КАЧЕСТВА ЭЛЕКТРИЧЕСКОЙ ЭНЕРГИИ ТРЕХФАЗНОЙ СЕТИ

(57)Изобретение относитс к области контрол качества электроэнергии систем электроснабжени . Измеритель, позвол ет измер ть симметричные составл ющие коэффициенты несинусоидальности , нулевой и обратной последовательностей и отклонение напр жений. Этот измеритель также может служить

в качестве анализатора гармоник в промышленной сети. Измеритель состо2

ит из масштабного преобразовател , преобразователем аналог - кол,, блоков пам ти, коммутаторов фаз, счетчиков , посто нных запоминающих устройств , умножителей, блоков реализации функции синуса, блоков льщеле- ни кодов двух крайних значений ординат , блоков сумматоров накопителей , сумматоров, к адраторов, блоков управлени , блоков делени кодов, определител знака, блоков выделени посто нных оставл юисих, блока выделени первой гармоники, блоков извлечени квадратного корн , источника опорного напр жени и блока регистрт- ции. Работа измерител состоит и трех этапов, на первом из которых производитс дискретное преобразога- ние входных сигналов, на втором - вычисление амплитуд и фаз гармоник этих сигналов, в результате чего на третьем этапе вычисл ютс симметричные составл ющие и показатели качества электроэнергии трехфазной сети , 1 ил

«

(/

Изобретение относитс к автоматике и вычислительной технике и может быть и использовано дл контрол качества электроэнергии систем электроснабжени .

Цель изобретени - повышение точности измерений и расширение области применени измерител .

На чертеже изображена структурна схема предлагаемого измерител .

Цифровой измеритель показателей качества электрической энергии трехфазной сети содержит масштабный преобразователь 1, с пег БОГ о Пс- третий преобразователи 2-4 аналог-код, с первого по третий блоки 5-7 буферной пам ти, первый коммутатор 8 фаз, с первого по третий счетчики q-11, блок 12 посто нной пам ти, вторе и 13 и пор- вый 14 умножители, первый 15 и вго- рой 16 задатчики функции коси iyca, первый 17 и второй 18 задатчики функции синуса , четвертый 19 и п тый 20 счетчику, с третьего по шестой умножители 21оэ со со со

О5

оо

24, первый и второй дешифраторы 25 и 26 кодов, с первого по четвертый блоки 27-30 сумматоров-накопителей, седьмой 31 и восьмой 32 умножители, первый 33 и второй 34 сумматоры, первый квадратор 35, дев тый умножитель 36, блок 37 управл ющей пам ти, первый делитель 38, датчик 39 функции арктангенса, дешифратор 40 знака третий сумматор 41, второй коммутатор 42 фаз, с четвертого по шестой блоки 43-45 пам ти, дес тый и одиннадцатый умножители 46 и 47, с четвертого по седьмой сумматоры 48-51, третьего по дев тый задатчики 52-58 функции косинуса, с третьего по дев тый задатчики 59-65 функции синуса с двенадцатого по двадцать п тый умножители 66-79, с восьмого по тринадцатый сумматоры 80-85, с второго по четвертый квадраторы 86-88, первый 89 и второй 90 фильтры посто нно составл ющей, с двадцать шестого по двадцать восьмой умножители 91-93 с п того по седьмой блоки 94-96 сумматоров-накопителей , с второго по четвертый делители 97-99, фильтр 100 первой гармоники, с первого по четвертый блоки 101-104 извлечени квадратного корн , с двадцать дев того по тридцать первой умножители 105 107, четырнадцатый сумматор 108, четвертый преобразователь 109 аналог-код , источник 110 опорного нэп-1 р жени и блок 111 регистрации.

Исследуемое фазное напр жение можно представить в виде

N Utt)

umKsin (kwt + ), (1)

где U L) амплитуда и начальные

фазы составл ющих спектра сети;

,N - номера гармоник. I

С помощью ПАК входное напр жение U(t) представл етс в М равносто щих точках. Дискретное преобразование Фурье такого сигнала имеет вид /у и-{ Птк

00

т-о

U)e

(2)

или в тригонометрической форме с применением метода Симпсона

Н

(и

(о) Vlcos2 k) .sin2nk + 4

М/2.

wi o

(U(2m-.)cos

2ri(2m-1)k

m

-.

. 2n(2m-1)k, . V („ -jU(em.l)Sin)+ 2 |l(U(

т

4imk

ц cos jU, sin

т(2 ml

. Alimkri 1П ..)J

Ак - JBK .

(3)

Модуль и фаза спектральной плотности (3) Определ етс следующим образом

+ в i

V rctgfj

(4) (5)

где St и

Фь модуль и фаза спектральной плотности соответственно .

Тогда амплитудное значение k-й гармоники определ етс из выражени

Umk М 5И

(6)

с ю 15

30

35

40

45

50

k

55

а начальна фаза k-й гармоники может быть представлена в виде

7

Таким образом, блоки 43-45 пам ти заполн ютс значени ми амплитуд, начальных фаз напр жений и номерами гармонического спектра дл фаз А, В, С следующих зависимостей соответственно

UA,X +ifftk ; иб. uBAA.ksin(kwt );

ис.к UCMiK sin(k(0t +CfpK).

Известно, что любую несимметричную систему трех токов напр жений, мощностей и потоков одинаковой частоты можно однозначно представить в виде трех систем: пр мой, обратной и нулевой последовательностей, которые определ ютс по методу симметричных составл ющих (5), т.е.

ипрк (UAl + а1Чк + а2исл);

1j

иобр, к .к + а ив.к + аисл )J

.к

+ и

В. К

ис,

При этом следует различать следующие режимы.

Напр жени фаз равны 11д. U & Uc

UAB UBc

исЛ. Четные гармоники в данном режиме отсутствуют. Перва , 7- , 13- , 19- и так далее гармоники во всех фазах сдвинуты так же, как составл ющие пр мой последовательности . П та , 11- , 17- , 23- и так далее гармоники образуют систему обратной последовательности. Все высшие гармоники, кратные трем, имеют во всех фазах данного режима в любой момент тождественные значени как составл ющие нулевой последовательности . Данному режиму соответствуют фазные соотношени векторов внешних гармоник трехфазного генератора, мгновенные зн чени ЭДС k-й гармоники дл каждой фазы которого можно представить следующим образом:

A,k

Е

/И.К

sin kcot;

EMksin k(Git-120 ); Едд.к. sin k(COt 240° )

г2.f.nAkH I

4UAKsin(bK + UBKsin(eK+ - + (K+

Амплитудное значение напр жени обратной последовательности дл данU

otp к

1

ЗЛ

t4kii2k 1г

UAKCOS(AK + UBkcos(lfeit+ г-) + UCKcos(q C( + -Г)

Л,О-7VTT 1

UAK sinljft|(+ Uetsin((fek+ -5-) + UCksin( -51)J .

Соответственно, дл напр жени нулевой последовательности имеем

%.k Л| (и4ксоз к+иВксо бк+искс°Чк)2+ u/usin4 +

(10)

Следовательно, действующие зжтче- ни напр жений обратной и нулевом последовательности имеют вид соответственно

Ml) (12)

Напр жени фаз не равны либо по модулю, либо по фазе, в данном режиме достаточно отличи хот бы одного

Up UC

5

0

5

напр жени , Например, U У или Uftft Ufto / UCA. В таком режиме работают практически все системы электроснабжени и энергосистемы. При этом режиме могут присутствовать как четные, так и нечетные гармоники , Кажда гармоника в данном режиме содержит пр мую, обратную и нулевую составл ющие, причем независимо от того, имеетс ли данна гармоника во всех трех фазах или только в двух или в одной фазе.

Согласно принципу наложени мгновенный ток любой ветви схемы равен сумме мгновенных токов отдельных гармоник . Аналогично мгновенное значение напр жени на любом участке схемы равно сумме мгновенных значений напр жений отдельных гармоник на этом участке . Расчет производитс дл каждой

из гармоник в отдельности с помощью

следующих примеров.

Амплитудное значение напр жени пр мой последовательности k-й гармоники определ етс по выражению

30

ной гармоники вычисл етс по формуле

(9)

45

5

Таким образом, определив действующие значени напр жений обратной и нулевой последовательностей, можно найти следующие значени ПКЭ:

коэстфициент обратной последовательности , который определ етс как отношение действующего значени напр жений обратной последовательности к действующему значению напр жени основной частоты пр мой последователькоэффициент нулевой последовательности как отношение действующего значени напр жени нулевой последова- тельности к действующему значению напр жени основной частоты пр мой последовательности (%)

еи - юо

И

U,

тГ + «Ј- UoHyfl +

Шпр

;(14)

коэффициент искажени кривых несимметричных напр жений трехфазной сети, который определ етс отношением действующего значени высших гармоник напр жени UnpKK действующему значению напр жени основной частоты

пр мой последовательности

(%)

кнс юо

N „ «г илрк

S - --

. L

ЦЛСР

(15)

отклонение напр жений в трехфазной сети определ етс по формуле

U4np UHOM

кВ.

(16)

Измеритель работает в три этапа .

Первый этап. Фазные напр жени Uft(t), UB(t), Uc(t) сети через мае- штабный преобразователь 1 одновременно поступают на преобразователи 2-4 аналог - код соответственно. В пре- образовател х 2-4 аналог - код происходит преобразование этих аналоге- вых величин в цифровые коды, которые затем записываютс в блоки пам ти 5-7 соответственно. Работой преобра зователей 2-4 и блоков 5-7 пам ти управл ет блок 37 управл ющей пам ти.

Второй этап. После заполнени блоков 5-7 пам ти данными измеритель переходит в режим обработки. Тактовые импульсы из блока 37 поступают на счетчик 9 текущей выборки четного номера т-х импульсов и на счетчик 11 текущей выборки нечетного номера т-х импульсов выходы которых соединены с входом блока 37 через счетчик 10 номера R-й гармоники (3). Счетчик 10 переходит в следующее состо ние по сигналу переноса счетчиков

Q

5

0

5

30

35

40 45

50

55

9 и 11, т.е. после окончани вычислений текущей гармоники . Выходные ко- ды счетчиков 9 и 10, начина с нулевых значений, поступают на умножитель 14, куда заведен выход блока 12 числа 2/М, а выходные коды счетчиков 10 и 11, начина с первых значений - на умножитель 13, куда заведен выход ПЗУ также числа 2/М, и на выходах умножителей 13 и 14 формируютс значени текугдех аргументов функции косинуса и синуса, равные

2fi(2ro -1)k 4шк

i- и соответственно

ММ

(3).

Сигнал с выхода умножител 13 поступает на входы задатчика 16 функции косинуса и задатчика 18 функции. синуса, на выходе которых образуют

2ff(2m - 1)k величины cos и

. 2fr(2m - 1)k

sin-, которые поступают

М

на умножители 23 и 24 соответственно . Сигнал с выхода умножител 14 аналогичным образом поступает на выходы задатчика 15 функции косинуса и задатчика 17 функции синуса, на 1 выходе которых образуютс величины

4Vmk. 4 nmk

cos --- и sin ---, которые затем ММ

поступают на умножители 21 и 22 соответственно . На другие входы умножителей 21 и 22 прикладываетс текущее значение выборки четного номера т-х кодов ординат, поступающих из блоков 5-7 пам ти через коммутатор 8 фаз, который под воздействием блока 37 поочередно подключает их к входу счетчика 19 текущей выборки четного номера га-х кодов ординат, причем выход счетчика 19 соединен с входами умножителей 21 и 22. Аналогичным образом на другие входы умножителей 23 и 24 прикладываетс текущее значение вы- борки нечетного номера т-х кодов ординат через счетчик 20. Так как здесь же в умножител х 23 и 24 происходит

умножение значений U,rt .cos ------ (iHl-l)М.

. 2n(2m - 1)k

и U,4m sinсоответственно на коэффициент 4, поступающий из блока 12, то на их выходах формируют2 (2m-1)k . и

с значени 4U,

iCOS

J(2m-.)c .... 2(2п, -1)k

(2b-i| м которые затем

поступают на сумматор-накопитель 29

и и сумматор-накопитель 30 соответственно На выходах умножителей 21

т „ ,,,4II mk

и II формируютс значени 1,„ .сов---

( го)М

4 link

1Г,Я ,sin

2m)м

соответственно, причем с выходов умножителей 21 и 22 значени , соответствуют крайним ординатам, поступают на дешифраторы 25 и 26 кодов двух крайних рдинат, а остальные - на сумматопы-нпкопите ли 27 и 28 соответственно.

В блоках сумматоров-накопителей 27 и 28 формируютс коды суммы VI2-.,..,«К-V k

чг-„

Ь, . cos --- и 21 U ,„ .sin ---, - (m)М ( мМ

которые затем поступают на умножители 31 и 32, куда заведен mix од Слона 12 числа 2 и Нс выход - умножителей 31 и 32 формируютс значени

4 mk cos ---

«IМ

mlz

VU2-1

2Z1

m

На выходах дешифраторе

дон двух крайних значении формируютс значени (1(0 и Ujjgisin / iik соответствен (, выходов дешиЛрл р.1

Х -Ы

m i .

cos

4ч mk

м- и

К cos

соответ i r

крайних значении ординат, 31 и блока сумматора-, IK чени (Ufo1 - l (M) cos ) М 2 iЛл-,.

2(2m-)k

M

пают на сумматор 33, с п рзтора 26 кг.дов двух ьр. , тцй орлинат, умножит.M 30 сумматора-накопител

#|2L ,u. sin 2tk; 2 T U, lM)

2(2, 1 )r

vU2

4 U ,ып I2m-0M

венно - на сутматор 34.

Таким образом, Р и 34 после зачерпени njn счетчикол 9 и 11 ни действительной и -чмс вы)ажени (3 г . г. . : сумматорс в 33 и 34 пг п-П дам квадратора 35, чен дл возведени

котир r KB

ргвани и изнлечрчи нч из суммы крч/фа г тора 35, на t тор г.

ЧР..ИС

ЧК«

coe,iii i-j.j

0

тел 36. Здесь происходит умножение абсолютного значени S на коэффициент , который поступает из блока 12. Выходна величина умножител 36 вл етс амплитудным значением k-й гармоники и поступает на блок 11I регистрации . Дл определени начальной фазы k-й гармоники выходные сигналы сумматоров 33 и 34 поступают на делитель 38, где происходит вычисление

fr величины г, котора поступает на задатчик 39 функции арктангенса, выходной сигнал которого прикладываетс к дешифратору 40 знака.

В зависимости от определенного знака фазы спектральной плотности в сумматоре 41 происходит или сложе-ние величины

V

л. II

величиной г

пос .л.

4nmk 1-Г

Г1

о25

т

.

t ч ч на 30

35

-цф с

40

тст45

3

ты Ч О Oli 4,l PXOл-а- ми

50

i /г -

5

тупающей из блока 12, или вычитание в соответствии с формулой (7). Выходна информаци сумматора 41 представл ет собой фазу k-й гармоники и поступает на блок 111 регистрации.

Выходные информации счетчика 10, множитеп 36 и сумматора 4 также писг,,з игск в блоках 43-45 пам ти через коммутатор 42 фаз, :ij-ticr. паботы

ЬО.Ор jl С СИИХрОННО С ЦИКЛОМ рйьОТЫ

HOMN1, . i op.i 8 ф,1 з осуществл етс , юком 3/ 10 номера гармоники iibirui t на б.|м к 111 регистрации номер анализируемо 1 гармонию и на .t : pni c i no гпр р ени сигнал об окончании анализа данной реализации С1:гнлла, чапиеаннпй в каждом из бло- коп -7 , и таюке сбрасывает в нулепе - состо ние выходной код сумм торов-накопчтапгй 27-30 после анализа очередной гармоники. После этого устройство управлени переходит к следующему этапу.

Трет и,i этап. После заполнени блоков 43-45 пам ти данными измепи- ечь заново переходит ь режим обра- Сотки Гигнал с выхода блока 43 па- м i и поступает п- входы задатчика 52 фуькщм косинуса и задатчика 59 функ- uui гиьус i, на выходе которых обра )УЮТГЯ НГЛПЧИНЫ co( )

i-гторне затем поступают на умножитель 66 и 6/ соответстиенно, На другие г.п,,„ умножшелей 66 и 67 приюта-г дыпае с екушее значение амп- ит , k-ii гармоники флзп Л, поступа- H)L e(i и 1рка 43 пам ти, а на вы

ходах умножителей 66 и 67 формируютс значени U cosCf H UA/WI ksinfpfl причем с выхода умножител 66 значение UA ,yx cos Lfa K поступает на суммато- ры 80, 81 и 84, ас выхода умножител 67 значение UAM()( sin(pflK - на сумматоры 82, 83 и 85.

Сигнал с выхода блока 44 пам ти поступает на вход сумматора 48, на

2fk

другой вход которого поступает --

J

из умножител 46, куда заведен вы2ff ход блока 12 числа - , и значение

К, поступающее из блоков 43-45 пам ти . На выходе сумматора 48 образует , ,.2fTk..

с значение (If Bt/+ которое

затем поступает на входы задатчика 54 функции косинуса и задатчика 61 функции синуса, на выходе которых

2ftk формируютс величины cos(Cfe.+ )

,.2/ii k ч

и sin (.( + --- )t которые затем

поступают на умножители 70 и 71 соответственно .

На другие входы умножителей 70 и 71 прикладываетс текущее ние UBM кодов амплитуды к-й гармоники фазы В, поступающее из блока 44 пам ти, и на выходах умножителей

70 и 71 образуютс значени

2fik

cos((|Bk+ ---) и U

ем,к

in(q

sin

+ 2Јh)

en з ;

40

причем с выхода умножител 70 значе2u k ние U K cos(( + -о-) поступает на

сумматор 81, ас выхода умножител 71

f2/iik4

значение U0(V,iK sin(qi + на сумматор 83. Сигнал с выхода блока 44 пам ти также поступает на вход сумматора 51, на другой вход которого

4ftk

поступает значение -г- из умножител 47, где производитс умножение ко4ft эффициента г- на величину k, поступа- 50

ющую из блоков 43-45 пам ти. На выходе сумматора 51 формируетс значеi „ k, ние (.1Р.+ -z) которое затем посту™ DKJ

чение --- из умножител 47. На выхо де сумматора 49 формируетс - начение

, . ,

СЦ. ---) , которое затем поступает

на входы задатчиков функции косинуса 56 и функции синуса 63, на выходе к

45 торых образуютс значени cos(lfCK +

.. ,,

+ о) и Бш(Ц ск + которые за тем поступают на умножители 74 и 75 соответственно. На другие входы умно жителей 74 и 75 прикладываетс текущее значение кодов амплитуды k-й гармоники фазы С, поступающее из бл ка 45 пам ти, и на выходах умножителей 74 и 75 получаютс значени Afkv

,55 UCM к cos( -г-) и U.w k sin(( +

пает на входы задатчиков функции ко-лтм,

синуса 55 и функции синуса 62, на

4nk,

+ ) причем с выхода умножител

4nk..

выходе которых образуютс cos(tPBR+ --- ) 74 значение UOM cosCCf + т пос10

15

)k 5

20

25

4 и sih((fB)(+ -г-), которые затем посту-г

пают на умножители 72 и 73 соответственно . На другие входы умножителей 72 и 73 прикладываетс значение U... ,, из

ВМ, К

блока 44 пам ти, а на выходах умножителей 72 и 73 образуютс значени / 1

u&M,cos(cUk + и U6M,sin(LbK +

4lfk + -т-), причем с выхода умножител 72

значение Ug cos(Cfg|c+ Ч поступает на сумматор 80, а с выхода умножител 73 значение l)- sin( -тг-) на сумматор 82„ Сигнал с выхода блока 44 пам ти также поступает на входы задатчика 57 функции косинуса и задатчика 64 функции синуса, на выходе которых получаютс значени созсрвк и sinlpgK, которые затем поступают на умножители 76 и 77 соответственно .

На другие входы умножителей 76 и 77 прикладываетс значение U из

ем,к

30

40

1

блока 44 пам ти, а на выходах умножителей 76 и 77 формируютс значени

ие,к cos М вк и UBM,ksinM)B. ПР этом с вьгхода умножител 76 значение

вм ксозЦ ъ поступает на сумматор 84, с выхода умножител 77 значение

вм на суммат0 5.

Сигнал с выхода блока 45 пам ти 35 поступает на вход сумматора 49, на другой вход которого поступает знаA k

чение --- из умножител 47. На выходе сумматора 49 формируетс - начение

, . ,

СЦ. ---) , которое затем поступает

на входы задатчиков функции косинуса 56 и функции синуса 63, на выходе которых образуютс значени cos(lfCK +

.. ,,

+ о) и Бш(Ц ск + которые затем поступают на умножители 74 и 75 соответственно. На другие входы умножителей 74 и 75 прикладываетс текущее значение кодов амплитуды k-й гармоники фазы С, поступающее из блока 45 пам ти, и на выходах умножителей 74 и 75 получаютс значени Afkv

UCM к cos( -г-) и U.w k sin(( +

55 UCM к cos( -г-) и U.w k sin(( +

о-лтм,

4nk,

+ ) причем с выхода умножител

4nk..

--- ) 74 значение UOM cosCCf + т пос

ok

131

тупает на сумматор 81, а с выхода умножител 75 значение Uru „sin(

4ftk, К

+ на сумматор 83.

Сигнал с выхода блока 45 пам ти поступает на вход сумматора 50, на другой вход которого поступает зна2fic

чение --- из умножител 46. На выходе сумматора 50 образуетс значени

f, .

т ОН 1 которое затем поступает

на входы эадатчиков функции косинуса

Uoe ., соединен с умножителем 91.

53 и функции синуса 60, на выходе ко-15 Здесь проводитс умножение абсолютcos (lf(

ск

торых получаютс значени

2lTk4. ,,.

+ ---) и sin (If fK+ ---), которые

поступают на умножители 68 и 69 соответственно . На другие входы умножителей 68 и 69 прикладываетс значение UcW из блока 45 пам ти, а на выходах умножителей 68 и 69 формируютс значени

исм,к51п(сЬк + да

UCM.KCOs((f Ok

3 ;

27k.

68

на

умножител

2Јk, + -т-) поступает

с выхода умножител 2 111 ч

з

причем с выхо- значение U,,.. ..cos ((.p

С/ИЛ сумматор 80,

69 значение - на

f

Ь СМ)|С sin(lf ск + ---) - на сум ггор

Сигнал с вьгхода блока 45 пам и прикладываетс на входы задатми ков функции косинуса 58 и функции синуса 65, на выходе которых фгпмирумт- с значени cos Lpc)l и sinc Ck (кот о- рые затем поступают на умножит, и 78 и 79, на другие входы которых прикладываетс значение ис(И k из блока 45 пам ти. На выходах умножителе 78 и 79 образуютс значени UCM ,,cosipf и UfM K sin(fK, причем с ntc ода умножител 78 значение l cw к со1 CfCK посту пает на сумматор 84, а с выхода умножител 79 значение UCMi к s in Ц С1(- на с умма т ор 85.

Таким образом, на выходе с умнатора 80 получаетс значение деистнит1л ной составл ющей k-й гармоники напр жени обратной послеловл ГЕ-чьногти, а на выходе сумматора S2 - тн чение ее мнимой составл ющей (9). На выход сумматора 81 формируетс значение действительной части k-и гармоники напр жени пр мой последовательности а на сумматоре 83 - значение- ее мнимой части (8,). Аналогично на вкходе

14

10

сумматора 84 образуетс действительна часть k-й гармоники напр жени нулевой последовательности, а на выходе сумматора 85 - значение ее мнимой части (10).

Выходы сумматоров 80 и 8 подкпюче ны к входу квадратора 86, который предназначен дл возведени в квадрат и суммировани квадратов. Выход квадратора 36, где формируетс значение квадрата амплитуды k-й гармоники напр жени обратной последовательности

Uoe ., соединен с умножителем 91.

15 Здесь проводитс умножение абсолют

20

25

30

35

40

45

-

ного значени U., кна коэффициент 1/2, который поступает из блока 12.

На выходе умножител 91 получаетс квадрат действующего значени U0sp м, которое поступает на вход блока 94 сумматора-накопител , на другой вход которого поступает значение U0 оериз фильтра 89 посто нной состаап ющей напр жени обратной последовательности , вход которого соединен с другим выходом квадратора 86. В блоке 94 сумматора-накопител фор-1- мируютс коды суммы (11).

Выходы с умматорор 3 1 и 83 подключены к BXOAV квадратора 87, на выходе которого образуетс зна цонме 1 прц- Выход квадратора 7 с i-елинеи с умножителем, куда заведен выход ПЗУ 12 числа 7. На виходе умноли- тел 92 формируетс значение } первач гарконнка которого поступает на плод фичьтгк 1 ПО льщеленит первой гармонши, А пысшие гармоники - на ьход 6qi i а 95 гора-на онител . Кл выходе рлгта 95 су матора-накопи- т образуютс коды кшдратов

М , г - nЈ.k

И :

Выходные юды сумматоров Г4 и 85 подключены к входу квадратора 88. На выхоле квчдр .тора 88 получаетс значение UHu/i,i, 1 отгрое поступает на вход умножител чЗ. Здесь производитс умножение значени Ицул к на oэффициeнт 1/2, котории поступает- Из ПЗУ 12, С выхода умножител 93

2

квадрат действующего значени L Hufli|c/2 поступает на вход блока 96 сумматора-накопител , на другой вход которого поступает значение из к гдратора 88 через фильтр 90 посто нной составл ющей напр жени нуле/ ой последовательности . На выходе блока 96 сумма-.

15

тора-накопител формируютс коды суммы (12).

Дл определени коэффициента несимметрии напр жений выходные сигналы сумматора-накопител 94 и фильтра 100 первой гармоники поступают на делитель 97, где производитс вычисление подкоренного значени формулы (13), которое затем с выхода делител 97 поступает на вход блока 101 извлечени квадратного корн , с выхода которого - на умножитель 105. Здесь производитс умножение абсолютного значени Ји„ на коэффициент 100, который поступает из блока 12. С выхода умножител 105 коэффициент симметрии поступает па блок регистрации.

Дл определени коэффициента не- ypai-новошенности напр лешш ш тходные сигналы сумматора-накопител 96 и фильтра 100 первой гармоники поступают на делитель 99, на выходе которого получаетс подкоренное значение формулы (14), которое затем поступает па блок 10 извлечени квадратного корп , а на выходе блока 104 истечени квадратного корн формн- абсолютное - начение коэффициента неуравновешенности, которое поступает на вход умножител 107 куда заведен выход блока 12 числа 100. Выходна величина множител 107 вл етс коэффициентом неуравно- в-зпенности Ји (%) и поступает на блок 11 регистрации.

Отклонение напр жени в трехфазной сети определ етс путем пычитапи , на сумматоре 108 аналоговой опор-до - партии, что полностью отражает нанон стабильно г:о амплитуда величины in псточнмкл 110 опорного напр жени преобразуемой преобразователем 109 в цифровую из выходной величины фильтра 100 шиелгни первой гармоники, р,ьпшсл емой и блоке 103 извлечени гвлдратноге корн в соответствии с формулой (16). На выходе сумматора 108 получаетс значение отклонени напр жений, которое поступает на блок 111 регистрации.

Дл вычислени коэффициента искажени кривых несимметричных напр жений выходные сигналы сумматора-накопител 95 и фильтра 100 первой гармоники поступают на делитель 98, на выходе которого образуютс коды отношени в соответствии с формулой (15). Код с выхода делител 98 посту

3336816

паст на вход блока 102

10

15

20

25

30

35

извлечени квадратного корн , с выхода которого код поступает на вход умножител 106, где производитс умножение этого сигнала на коэффициент 100, поступающий из ПЗУ 12. С выхода умножител 106 получаетс коэффициент несинусоидальности (%), который поступает на блок 111 регистрации. Блок 37 управл ющей пам ти синхронизирует работу всех узлов измерител .

Положительным эффектом изобретени вл етс то, что в отличие от известного измерител , который не позвол ет измер ть симметричные составл юсье напр жений промышленной сети, и в отлитие от базовых объектов (измеритель пссимметрии цифровой 43204 и анализатор гармоник электрической сети цифровой 43250), первый из которых не позвол ет достоверно оценивать несимметрию в нелинейных сет х, а второй - несинусоидальность несимметричных режимов, предлагаемый цифровой измеритель обеспечивает повышенную точность и расширение функциональных возможностей, так как он позвол ет ичг-прлть, кроме несимметрии (коэф- (JniijieiiTOB обратной и нулевой последовательностей ) , и несинусоидальность (коэффициент искажени кривых несимметричных напр жении), и отклонение напр жений в трехфазных электрических общего назначени как в линей- mrx, i и и нелинейных на основе псиного учета их взаимосв зи, а также совместного и одновременного их возденет пн на работу приемников электро

рушенш- функциональных свойств электрической энергии и реальные фи- зш еские. процессы в действующих сет х

Claims

Формула изобретени

Цифровой измеритель показателей качества электрической энергии трехфазной сети, содержащий масштабный преобразователь, входы которого вл ютс информационными входами измерите

первый преобразователь ана

лог - код, первый блок буферной пам ти , первый коммутатор фаз, первый и второй счетчики, блок регистрации с первого по четвертый умножители, пррпый задагчик функции синуса и первый задатчик функции косинуса, пер

171

вый и второй ьлоки сумматоров- накопителей, первый делитель, первый сумматор, первый квадратор, дешифратор знака, задатчик функции арктангенса, блок посто нной пам ти, информационный выход которого подключен к счетному входу первого счетчика, первым кодовым выходом подключенного к счетному входу второго счетчика, первыми кодовыми выходами соединенного с адресным входом блока управл ющей пам ти, вторые кодовые выходы первого счетчика соединены с входами первого сомножител первого умножител , вход второго сомножител , входы первых слагаемых первого и второго блоков сумматоров- накопителей и первый информационный вход блока регистрации соединены с вторым кодовым выходом второго счетчика , выход первого умножител соединен с входами первого задатчика функции косинуса и первого задатчика функции синуса, выход.: которых соединены с иходами первых сомножителей второго и третьего умножителей соответственно, выходы которих соединены с входами вторых сомножителей первого и второго блоке; с умматорол накопителей соответственно, выход квадратора через четвертый умножител соединен с вторым входом регистратор к третьему входу котпрого подключен выход первого делител череч та ы ш функции арктангенса, дешифратор эт- ка и первый сумматор, ацрс-сш-н. ы,- ходы, первый выход управлени дгс-ту- пом к пам ти, с первого по четвертый стробирующие выходы Глока управл ющей пам ти соединены сооткетп с адресными входами первого коммутатора фаз, входом чтение-запись первого блока буферной пам ти, со стро- бирующими входами первого преобразовател аналог - код, с объединенными стробирующими входами первого, второго блоков сумматоров-нзкопитс1- лей, со стробирую чим входом nepnoj о квадратора и со стробирующим входом блока регистрации, выхолы блока посто нной пам ти соединены г входом третьего сомножител первого умножител , с входом второго сомножител четвертого умножител и г входом второго слагаемого первого сумматора, первый выход масштабного преобразовател соединен с информант1 мним входом первого преобразовател ана

0

5

3368

18

лог - код, выход которого подключен к информационному входу первого блока буферной пам ти, выходом подсое- диненного к первому информационному входу первого коммутатора фаз, о т - л и ч а ющи и с тем, что, с целью повышени точности измерений и расширени области применени иэQ мерител , в него введены с второго по четвертый преобразователи аналог- код, с второго по шестой блоки буферной пам ти, с третьего по п тый счётчики , с п того по тридцать первый

5 умножители, первый и второй дешифраторы кодов, с второго по четырнадцатый сумматоры, с третьего по седьмой блоки сумматоров-накопителей, второй коммутатор фаз, с второго по дев тый задатчнки функции косинуса, с второго по дев тый задатчикн функции синуса, с второго по четвертый квадраторы, первый и второй фильтры посто нной составл ющей, с второго по четвертый делители, фильтр первой гармоники, с первого по четвертый блоки извлечени квадратного корн н источник опорного напр жени , второй п третий выходы масштабного npeofipaзол т тл соьдиненн с информационными входами тороге п третьего преобразователей амало - ко; соответственно , выходы которых подключены к иПФОРМ.Лционш. м входам второго и третьего блоков буферной пам ти, BF-КОДЫ которых соединены с соответ- ст рук чими ннформ.i цимиными входами i.tjpBoro коммутатора фаз, первый выход первого коммутатора фаз соединен со счйтГ Ым вход I M ч е-т ье.ртог о счетчн- ка m, г: од ключ (.иного к входам вторых сомножителей второго и третьего умножителей, а втором выход первого коммутатора фаз соединен со счетным входом п того счетчика, выходами соединенного с входами первых сомножителей шестого и седьмого умножителей , синхровм/.о блока управл ющей пам ти подключен к счетному входу третьего счетчика, в; код ом перемещени соединенного со счетным входом второго счетчика, вторые кодовые выходы которого соединены с входом первого сомножител п того умножител , с входами первых сомножителей третьего и четвертого блоков сумматоров-накопителей , с первым информационным входом второго коммутатора фаз, кодовые выходы третьего счетчи0

5

0

5

0

5

ка соединены с входом второго сомножител п того умножител , выход которого подключен к входам второго задат чика функции косинуса и второго за- датчика функции синуса, выходы которых соответственно подключены к входам вторых сомножителей шестого и седьмого умножителей, выходами соответственно соединенных с входами второго сомножител третьего и четвертого блоков сумматоров-накопителей, выход третьего блока сумматоров-накопителей подключен к входу первого слагаемого второго сумматора, а выход четвертого блока сумматоров-накопителей - к входу первого слагаемого третьего сумматора, выход второго умножител соединен через первый де - шифратор кодов с входом стробирова- ни второго сумматора, а выход третьего умножител через второй дешифратор кодов - с входом стробировани третьего сумматора, выходы первого и второго блоков сумматоров-накопителей соответственно соединены с входами первых сомножителей восьмого и дев того умножителей, выходами соответственно подключенных к входам второго слагаемого второго и третьего сумматоров, выходы которых параллельно подключены к соответствующим входам первого делител и входами операндов первого квадратора, выход четвертого умножител соединен с вторым информационным входом второго коммутатора фаз, третий информационный вход которого соединен с выходом первого сумматора, перва труп па выходов второго коммутатора фаз соединена с входами данных четвертого блока буферной пам ти, соединенного первым выходом с входами первых сомножителей двенадцатого и тринадцатого умножителей, входы вторых сомножителей которых соединены с выходами третьего задатчика функции косинуса и третьего задатчнка функции Јинуса, соответственно, входы третьего задатчика функции косинуса и третьего задатчика функции синуса подключены к второму выходу четвертого бло- ка буферной пам ти, втора и треть группы выходов второго коммутатора фаз подключены к входам данных п того и шестого блоков буферной пам ти, третьи выходы четвертого, п того и шестого блоков буферной пам ти соединены с входами первых сомножителей

5

0

5

0

5

0

5

0

5

дес того и одиннадцатого умножителей выход дес того умножител соединен с входами первых слагаемых четвертого и шестого сумматоров, а выход одиннадцатого умножител - с входами первых слагаемых п того и седьмого сум-1 маторов, первый выход п того блока буферной пам ти подключен к входам первых сомножителей шестнадцатого и семнадцатого умножителей, входы вторых сомножителей которых подключены к выходам п того задатчика функции синуса и п того задатчика функции синуса соответственно , соединенных входами с выходом четвертого сумматора, входы вторых слагаемых четвертого и седь-ю- го сумматоров соединены с вторым выходом п того блока буферной плгтти и с входами восьмого чадатчнка фун -- ции косинуса и восьмого задт функции синуса, выход спдьмгмо сумматора через шестой задлтчик функции косинуса и через шестой задлтчик функции синуса соединен с входам первых сомножителей восемнадцатого и дев тнадцатого умножителей соответственно , входы вторых слагаем-к п того и шестого сумматоров подключены к первому выходу шестого блпкл буферной пам ти, второй виход которого соединен с входами первых сомножителей четырнадцатого, п тнадцатого, двадцатого, двадцать псрчого, двадцать четвертого и двадцать п того умножителей, входы вторых сомможите- 1ей четырнадцатого и п тнадцатого умножителей соответственно подключены к выходам четвертого задатчикл функции косинуса и четвертого задатчика функции синуса, входами соединенных с выходом шестого сумматорл, входы вторых сомножителей двадцатого и двадцать первого умножителей соответственно подключены к выходам седьмого задатчика функции косинуса и седьмого задатчика функции синуса , входами соединенных с выходом п того сумматора, входы вторых сомножителей двадцать четвертого и двадцать п того умножителей соединены г выходами дев того задатчика функции косинуса и дев того задатчика функ- ции синуса соответственно, вхиды которых соединены с первым выходом шестого блока буферной пам ти, входы первых сомножителей двадцать второго и двадцать третьего умножителей и входы вторых сомножителей восемнодцатого и дев тнадцатого умножителей подключены к первому выходу п того блока буферной пам ти, а входы вторых сомножителей - с выходами восьмого задатчика функции косинуса и восьмого задатчика функции синуса соответственно, входы которых соединены с первым выходом п того блока буферной пам ти, входы первых слагаемых восьмого, дев того и двенадцатого сумматоров соединены с выходом двенадцатого умножител , входы первых слагаемых дес того, одиннадцатого и тринадцатого сумматоров соединены с выходом тринадцатого умножител , входы второго и третьего слагаемых восьмого сумматора соединены с выходами четырнадцатого и восемнадцатого умножителей соответственно, входы делител и делимого второго делител соответственно подключены к первому выходу фильтра первой гармоники и выходу п того блока суммато- ров-накопителей, входом подключенно- хго к выходу двадцать шестого умножител , входом первого сомножител подключенного к выходу второго квадратора , входами операндов СООТРГ-ГО сменно соединенного с выходом восьмого сумматора и выходом дес того сумматора, входы второго и третьего слагаемых которого соответстпенно соединены с выходами п тнадцатого и дев тнадцатого умножителей, выход второго делител соединен с входом первого блока извлечени квадратного корн , выходом подключенного к входу двадцать дев того умножител , выход которого подключен к четвертому нходу блока регистрации, выходы дев того и одиннадцатого сумматоров соединены с соответствующими входами операндов третьего квадратора, выходом соединенного с входом первого сомножител двадцать седьмого умножител , выход которого подключен к входу шестого блока сумматора-накопител и входу данных фильтра первой гармоники, выходы которых подключены к входам делимого и делител соответственно третьего делител , входы второго и третьего слагаемых дев того сумматора соответственно соединены с выходами шестнадцатого и двадцатого умножителей, а входы второго и третьего слагаемых одиннадцатого сумматора - с выходами семнадцатого и двадцать первого умножителей соответственно, выход треть0

0

5

0

5

0

5

0

5

его делител соединен с входом данных второго блока извлечени квадратного корн , выходом подключенного к входу первого сомножител тридцатого умножител , выход которого соединен с п тым входом блока регистрации, вход первого сомножител четвертого делител соединен с выходом седьмого блока сумматоров-накопителей, а вход второго сомножител - с третьим выходом фильтра первой гармоники, четвертый выход которого подключен к первому входу третьего блока извлечени квадратного корн , подключенного выходом к входу первого слагаемого четырнадцатого сумматора, вход первого слагаемого седьмого блока сумматоров-накопителей подключен к выходу двадцать восьмого умножител , входом первого сомножител соединенного с первым в гходом четвертого квадратора, соединенного входами операндов с выходами двенадцатого и тринадцатого сумматоров соответственно , входы второго и третьего слагаемых двенадцатого сумматора соответственно соединены с выходами двадцать второго и двадцать четвертого умножителей , а входы второго и третьего слагаемых тринадцатого сукмат ра - с иыхидами двадцать третьего и гнад- цать п того умножителей соответственно , входы вторых слагаемых п того и седьмого блоков сумматоров-накопителей через первый и второй фильтры посто нней составл ющей соединены с вторыми выходами второго и четвертого квадраторов соответственно, выход четвертого делител соединен с входом четвертого блока извлечени квадратного корн , вькодом соединенного с входом первого сомножител тридцать первого умножител , выход которого соединен с шестым гходом блока регистрации, седьмой вход которого соединен с выходом четырнадцатого сумматора, входом второго слагаемого подключенного к выходу четвертого преобразовател аналог- - код, входом соединенного с выходом источника опорного напр жени , первый, второй и третий выходы доступа к пам ти, первый стробирующий выход, второй стро- бирующий выхсх;, п тый строОирующий выход, второй адресный выход, шестой стробируюиий выход, седьмой стробиру- ювдш выход, восьмой стробирующий выход и выход запуска источника опоиного напр жени блока управл ющей пам ти соединены с входами доступ второго , третьего, четвертого, п того, шестого блоков буферной пам ти и блока посто нной пам ти, со стробирующими входами второго и третьего преобразователей аналог - код, со стробирующими входами третьего и четвертого блоков сумматоров-накопителей, со строби- рующими входами п того, шестого и седьмого блоков сумматоров-накопителей , с адресными входами второго коммутатора фаз, со стробирующими входами второго, третьего и четвертого квадраторов, со стробирующими входа

5

ми первого, второго, третьего и четвертого блоков извлечени квадратного корн , со стробирующим входом четвертого преобразовател аналог- код и с входом запуска источника опорного напр жени соответственно, выходы блока посто нной пам ти соединены со стробирующими входами п того , шестого, седьмого, восьмого, дев того , дес того, одиннадцатого, двадцать шестого, двадцать седьмого, двадцать восьмого, двадцать дев того , тридцатого и тридцать первого умножителей соответственно.