SU1631730A1 - Многомерный дешифратор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам преобразовани  кодов, и может быть использовано дл  селекции многомерных матричных цифровых устройств, система адресных шин которых организована по многомерному принципу. Изобретение позвол ет реализовать функцию многомерной селекции различных цифровых устройств, что обеспечивает расширение области применени  многомерного дешифратора. Многомерный дешифратор содержит матричный преобразователь 1 кодов, состо щий из элементов И 2 и К групп 3 по п элементов ИЛИ, три предварительных дешифратора 5, 6 и 8, многомерное матричное запоминающее устройство 7,, К матричных функциональных преобразователей 9, каждый из которых состоит из п элементов ИЛИ 4 и п2 элементов И 2. 3 ил. § (Л

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам преобразовани  кодов, и может быть использовано дл  селекции многомерных матричных цифровых устройств, система адресных шин которых организована по многомерному принципу.

Целью изобретени   вл етс  расширение области использовани  многомерного дешифратора за счет осуществлени  функции многомерной селекции.

На фиг.1 приведена функциональна  схема многомерного дешифратора; на фиг.2 - варианты конфигурации каждой из К групп адресных шин (К 5, ), соединенных с элементами всех п матриц многомерного матричного запоминающего устройства, на фиг.З - пример реализации многомерного дешифратора дл  селекции многомерного мат )ричного запоминающего устройства с параметрами п 7, К 5 и сдвигами номеров шин однотипных групп: r(i, I, Z) 1 ; r(i, 2, z) 3; r(i, 3,Z)6, r(i,4,Z)3 п r(i,4,Z)3

дл  , 2, . . .7, Z 1, . . .7,

Многомерный дешифратор содержит матричный преобразователь 1 кодов, состо пщй из элементов И 2 и К групп 3 по п элементов ИЛИ 4, первый и второй предварительные дешифраторы 5 и 6, многомерное матричное запоми&

го

ОЭ

нающее устройство 7, третий предварительный дешифратор 8 и К матричных функциональных преобразователей 9, каждый из которых состоит из п элементов ИЛИ 4 и п2 элементов И 2. На фиг.1 позици ми 10 - 12 обозначены соответственно первый, второй и третий входы многомерного дешифратора. Многомерное матричное запоминающее устройство 7 состоит из п однотипных матриц по п2 селектируемых элементов в каждой. Кажда  матрицы содержит К ортогональных групп адресных шин, по п шин в группе, где К 4, 5, ..., п„ Любой селектируемый элемент в матрице соединен с К адресными шинами различных групп. Шины однотипных групп двух соседних матриц соединены последовательно или параллельно со сдвигом их номеров в группе X , на величину r(i, К, Z) 0, ., . ,1 п-1, где i 1 , .. ., п - текущий индекс шин в группе, К 1,... К - номер группы шин в матрице, Z 1, . . ., п - номер матрицы в устройстве 7. Конфигураци  групп шин одного и того же номера во всех матрицах одинакова, но шины этих групп соединены между матрицами со сдвигом их номеров на величину r(i, К, Z) (фиг. 2).

В зависимости от назначени  устройства 7 в качестве селектируемых элементов в нем могут быть использованы запоминающие (цл  многомерного накопител ), элементы индикации (цл  многомерного диспле ), элементы коммутации (цл  многомерного матричного коммутатора) и любые другие, активизируемые по аналогичному принципу, т.е. имеющие К активизируемых входов .

Конфигураци  К групп 3 элементов ИЛИ 4 в матрице преобразовател  1 кодов совпадает с конфигурацией К ортогональных групп адресных шин в матрице устройства 7 (т.е. точки соединени  выходов элементов И 2 со входами элементов ИЛИ 4 в преобразователе 1 расположены так же, как точки соединени  элементов И 2 с адресными шинами - в матрице устройства 7 Поэтому схема преобразовател  1 кодо обеспечивает селекцию всех К ортогональных групп адресных шин одной из п матриц устройства 7.

Функциональные преобратователи 9 выполнены таким образом, что обеспе

5

0

5

0

5

0

5

0

чивают селекцию всех п матриц устройства 7 с учетом изменений (сдвигов) номеров адресных шин между соседними матрицами на величину r(i, К, Z).

Выходные шины преобразовател  1 кодов, объединенные в К групп, подключены соответственно к первым входным группам шин матриц функциональных преобразователей 9 (в них шины имеют номера X). Выходные шины предварительного дешифратора 8 соединены с шинами вторых входных шин преобразователей 9 (в них шины имеют номера Z).

Преобразователь 1 кодов содержит две ортогональные координатные группы Входных шин, по п шин в группе, на каждом пересечении которых расположен элемент К 2 (всего п2 элементов), подключенный двум  входами к этим шинам пересечени . Кроме того, он содержит К групп 3 элементов ИЛИ 4, по п элементов ИЛИ 4 в группе.

Выходы каждого элемента И 2 соединены со входами К элементов ИЛИ 4 различных групп в точках, расположенных на лини х, образующих соответственно группам элементов ИЛИ 4, К групп линий- по п линий в каждой, ортогональные как группам входных шин преобразовател  кодов 1, так и между собой. Выходы элементов ИЛИ 4  вл ютс  выходными шинами преобразовател  1, т.е. входы каждого элемента ИЛИ 4 соединены с выходами элементов И 2 в матрице преобразовател  1, аналогично тому , как это сделано в матрице устройства 7.

Каждый функциональный преобразователь 9 содержит две ортогональные группы входных шин (с номерами X в первой и Z зо второй).

Кроме того, он содержит п2 элементов И 2, расположенных на пересечени х входных шин и подключенных двум  входами к шинам пересечени  , и п элементов ИЛИ 4. Выход каждого элемента ИЛИ 4  вл етс  выходной шиной преобразовател  9. п входов каждого элемента ИЛИ 4 соединены с выходами тех элементов И 2, которые расположены на пересечени х шин, имеющих номера Z во второй груп5 е

и номера X М + L.r(i,K,Z)

L 2rlJl

wed-ft

в первой группе входных шин (i г те-« кущий индекс шин в группе, r(i,K,Z) 1, v. ., n-1 - величина сдвига но

5

меров X адресных шин однотипных групп шин между соседними (2-1)-й и Z-й матрицами устройства 7.

Кажда  адресна  шина первой матрицы устройства 7 своим входом подключаетс  к соответствующей ей выходной шине соответствующего преобразовател  9. В том случае, когда в матрице устройства 7 одна К -  группа адресных шин совпадает по конфигурации с координатой X или Y,первые входы соответствующего функционального преобразовател  9 могут быт соединены непосредственно с выходным шинами соответствующего предварительного дешифратора 5 или 6. В том слу чае, когда та или ина  группа адресных шин Ки в устройстве 7 соедин етс  между матрицами с нулевыми сдвига ми r(i, К, Z) 0 дл  всех Z, то соответствующа  К -  выходна  группа шин преобразовател  кодов 1 соедин етс  непосредственно с соответствующей группой адресных шин данной конфигурации К всех матриц устройства 7, при этом соответствующий функциональный преобразователь 9 в многомерном дешифраторе отсутствует.

В качестве каждого из преобразо- вателей 1 и 9 дл  преобразовани  кодов могут использоватьс  посто нные запоминающие устройства (ПЗУ). В гом случае, если предварительные дешиго- раторы 5, 6 и 8 расположены в ПЗУ, число выходов каждой группы шин преобразовател  кодов 1 может быть сокращено до In n с последующей допол нительной дешифрацией на встроенных дешифраторах в каждом из функцио- нальных преобразователей 9.

Условие выбрано из соображени , чтобы в многомерном устройстве 7 величина отношени  помеха - сигн .л не превышала 1/2.

Многомерный дешифратор работает следующим образом.

ria входы 10 - 12 поступают двоичные коды адреса (координат X, Y и Z) соответствующего 2 элемента И. Дешифраторы 5, 6 и 8 преобразуют эти двоичные коды в единичные коды, содержащие по одной единице и (п-1) нулей каждой. Эти колы по соотвегст- вующим входным шинам-каждый поступают на входы матриц преобразовател  1 (коды координат X и Y) и 9 (код ко- .ординаты Z),

5

7

0 5

0 5 0

5

C 5

306

На пересечении активизированных входных шин преобразовател  1 срабатывает один из элементов И 2, имеющий соответственно выбранные координаты X и Y, так как оба его входа оказываютс  активизированными. С выхода элемента И 2 сигнал с уровнем логической единицы поступает на К входов различных элементор ИЛИ 4 подключенных к нему и относ щихс  к различным группам. Поэтому в кажцой из К групп выходных шин преобразовател  кодов 1 на одной из шин присутствует единичный сигнал, а на остальных - сигналы с уровнем логического нул . Так как конфигураци  групп элементов ИЛИ 4 в матрице преобразовател  кодов 1 совпадает с конфигурацией групп адресных шин в матрице устройства 7, то в матрице этого устройства будет выбран элемент с теми же координатами, что и координаты активизированного элемента И 2 в преобразователе кодов 1.

Сигналы с К групп выходных шин преобразовател  кодов 1 поступает на шины первых входных групп К соответствующих преобразователей 9. На шины вторых входных групп этих преобразователей поступает единичный код с выходов предварительного дешифратора 8.

8каждом преобразователе 9 аналогично преобразователю 1 активизируетс  при этом по одному элементу И 2, наход щемус  на пересечении активизированных шин. Затем в каждом преобразователе 9 с выхода активизированного элемента И 2 единичный сигнал поступает на один из n входов подключенного к нему элемента 4 ИЛИ.

Таким образом, на одной из выходных шин каждого из К преобразователей

9присутствует единичный сигнал, а на остальных - нулевые сигналы. Эти сигналы поступают соответственно на

К групп входных адресных шин многомерного устройства 7.

Благодар  тому, что соединение входов элементов 4 ИЛИ с выходами элементов 2 И в преобразовател х 9 осуществлено с учетом величины сдвига номеров шин между матрицами многомерного- устройства 7, сигналы с выходных шин преобразователен 9 обеспечивают активизацию выбранного элемента в матрице устройства 7, имеющей номер Z, который определ етс  колом,

поступающим с выхода предварительного дешифратора 8.

Claims (1)

1. Формула изобретени 

   Многомерный дешифратор, содержащий матричный преобразователь кодов, содержащий в узлах пересечени  вертикальных и горизонтальных шин эле- менты И, и первый и второй предварительные дешифраторы, входы которых  вл ютс  соответственно первым и вторым входами многомерного дешифратора , п выходов первого и второго предварительных дешифраторов подключены к соответствующим горизонтальны и вертикальным шинам матричного преобразовател  кодов, о т л и ч а ю- щ и и с   тем, что, с целью расширени  области использовани  многомерного дешифратора за счет осуществлени  функции многомерной селекции, в многомерный дешифратор введены многомерное матричное запоминающее устройство, третий предварительный дешифратор и К матричных функциональных преобразовател 9 каждый из которых содержит п элементов ИЛИ в узлах пересечени  горизонтальных и

   j 0

   0

   5.

   вертикальных шкн, п2 эдеме ГОБ Й5 выходы которых подключены к входам соответствующих элементов ИЛИ, и Б матричный преобразователь кодов введено К групп по п элементов КЛИ (где К 4, п), входы которых подключены к выходам соответствующих элементов И, входы третьего дополнительного дешифратора  вл ютс  третьим входом многомерного дешифратора, выходы третьего предварительного дешифратора соединены с соответствующими вертикальными шинами первого матричного функционального преобразовател , вертикальные шины каждого матричного функционального преобразовател  подключены к соответствующим вертикальным шинам последующего матричного функционального преобразовател ,, выходы элементов ИЛИ соответствующих групп матричного преобразовател  кодов соединены с горизонтальными шинами одноименных матричных функциональных преобразователей, выходы элементов ИЛИ соответствующих матричных функциональных преобразователей соединены с одноименными входами многомерного матричного запоминающего устройства.

   14wr

   Составитель Б.Ходов Редактор Н.Горват Техред л.Олийнык

   Заказ 556

   Тираж 447

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

   Фиг

   Корректор А.Осауленко

   Подписное