SU1612376A1 - Преобразователь кода - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  в системах передачи цифровой информации дл  преобразовани  биимпульсного двухфазного кода линии двоичный код без возврата к нулю. Изобретение позвол ет повысить помехоустойчивость преобразовател  за счет того, что преобразователь не реагирует на дроблени  входного биимпульсного сигнала, а также за счет использовани  битов синхронизации и фазировки идентификаторов логических "0" и "1". Преобразователь содержит детектор 1 переходов, счетчики 2 и 3 импульсов, элемент 4 ИЛИ, триггер 5, элемент И 6 и элемент 7 запрета. 2 ил.

Description

Фиг.1

Изобретение относитс  к импульсной технике и может использоватьс  в системах передачи цифровой информации дл  преобразовани  бикмпульсного двухфазного кода линии .в. двоичный код без возврата к нулю

Целью изобретени   вл етс  повышение помехоустойчивости преобразовател .

.На фиг,-1 представлена функциональна  схема преобразовател ; на фиг. 2 - временные диаграммы, по с - 1  ющие работу преобразовател  : Преобразователь содержит детектор 1: переходовS первый 2,, второй 3 счет«ики импульсов, элемент ИЛИ 4, триггер 5j элемент И 6 и элемент ЗАПРЕТ /

Устройство работае :{ следующим об- 1:|азом«

I На синхронизирующий входустройст- а поступает местный сигнал синхро- йизации, частота которого в N раз вы- die. скорости приема информаг ии, а Скважность не имеет значени . Входна  информаци  Представлена в биим- нульсном двухфазном коде, в котором пор док чередовани  пол рности импульсов по сравнени о с предыдущим тактовым интервалом не измен етс  При передаче символа 1 и измен етс  при передаче символа О (фиг. 2а)

На информационном выходе преобра- :3овател  формируетс  сигнал в коде (без возврата к нулю, середина каждог |5ита которого синфазна тактовым им- йульсам на синхронизирующем выходе {фиг. 2j е и ж). Разр дность Р счетчика 2 выбираетс  из соотношени 

Р F/2V,

где F - частота местного сигнала синхронизадаи , Гц; V - скорость приема информации,;,

бит,/с с

Детектор 1 переходов фор -4Ирует маркеры , длительностью 1/F, соответствующих фронтов принимаемого биимпульсного сигнала. Маркеры детектора 1 устанавливают в нуль счетчик 2 , с выхода перепол- : нени  которого поступает импульс, длительностью 1/F, в случае. поступлени  в. интервале времени B/F любого из маркеров .

Отсутствие маркера в интервале Ь/1  вл етс  признаком смены фазы. Таким образом, импульс на входе Р триггера 5  вл етс  идентификатором поступле

0

5

0

5

0

45

ни  на информационный вход преобразовател  бита логического О (в исходном коде). Формирование идентификатора логического О (выход переполнени  счетчика 2) обнул ет счетчик 3. При поступлении любого из маркеров счетчик 3 переходит в альтернативное состо ние, порожда  синхропоследо- вательность, скважностью, равную 2, сфазированную относительно поступлени  бита логического О (в исходном коде) на инфopмaциoннЬLч вход преобразовател  . Элемент И 6 выдел ет мар- кер, соответствующий сохранению фазы входного б -гимпульсного сигнала, что соответствует идентифика1щи поступлени  бита логической.1 (в исходном коде) на информационный вход преобразовател .

Таким образом, задержка формиро™ вани  выходного кода без возврата к нулю относительно времени поступлени  входного бинмпульсного сигнала составл ет величину, равную 1/F, Сква хность выходной синхропоследова- тельности равна F/V, причем логическа  1 сикхропоследовательности соответствует середине бита сигнала на выходе триггера 5, Использование битов синхронизации и фазировки идентификаторов логических Q и 1 (в исходном коде) обуславливает высокую помехоустойчивость, так как при поступлении следующего неискаженного бита любого логического значени  восстанавливаетс  битова  синхронизаци  на выходе элементов ЗАПРЕТА 7, а при поступлении следующего бита логического О (в исходном коде) восстанавливаетс  фазировка идентификатора.. Повышение помехоустойчивости достигаетс  также за счет того, что устройство не реагирует на дроблени  вы- ходного биимпульсного сигнала, длительность которого менее величины 1/F.

Claims (1)

1. Формула изобретени 

   Преобразователь кода, содержащий триггер, выход которого  вл етс  информационным выходом преобразовател , элемент ИШ1, элемент И и элемент ЗАПРЕТ , отличающийс  тем, что. с целью повышени  помехоустой- . чивости преобразовател , в него введены счетчик и.детектор переходов, информационный вхо;г которого  вл етс  информационныьг входом преобразовател , синхронизирующий вход детектора переходов объединен с синхрона- зируюпщми входами первого, второго счетчиков, триггера и  вл етс  синхронизирующим входом преобразоват   первый выход детектора переходов соединен с первыми управл ющими входами первого, второго счетчиков и первГ входом элемента 1ШИ, выход которого соединен с пр мым входом элемента ЗАПРЕТ и первым входом элемента И, выход которого соединен с входом установки

   16

   д

   1612376

   в 1 триггера, второй выход детектора переходов соединен с вторыми управл ющими входами первого, второго счетчиков и вторьш входом элемента лт, выход первого счетчика соединен с входом установки О триггера и третьим управл ющим входом второго счетчика, выход которого соединен с вторым входом элемента И и инверсным входом элемента ЗАПРЕТ, выход которого  вл етс  синхронизирующим выходом преобразовател .

   -LJULJULJLJCLmjLjtill

   e- LJ fLJL n JL

   г

   f-П:fLJL

   Jl

   Л

   ri

   -IL-JLJLJLJLJLJLJ Jl.

   Физ. 2

   Jl

   Л